半导体器件校正系统及校正方法

半导体器件校正系统及校正方法
【专利摘要】本发明提供一种半导体器件校正系统及校正方法，所述半导体器件校正系统包括存储装置、串口通信模块、数字信号处理和控制电路模块以及模拟信号处理电路模块，存储装置存储工厂在线产品测试获得的半导体器件的校正数据，模拟信号处理电路模块将半导体器件的实时运行信号转换为数字控制信号并传送至数字信号处理和控制电路模块，数字信号处理和控制电路模块根据所述数字控制信号通过所述串口通信模块将所述存储装置存储的相应的校正数据自动加载至所述模拟信号处理电路模块，所述模拟信号处理电路模块将所述校正数据反馈至所述半导体器件以实时校正所述半导体器件，消除了由于半导体工艺制程精度离散导致的产品参数不一致性。
【专利说明】半导体器件校正系统及校正方法

【技术领域】
[0001]本发明涉及集成电路制造领域，尤其涉及一种半导体器件校正系统及校正方法。

【背景技术】
[0002]微机电系统(Micro-Electro-Mechanical System, MEMS)传感器是采用微电子和微机械加工技术制造出来的新型传感器。与传统的传感器相比，其具有体积小、重量轻、成本低、功耗低、可靠性高、适于批量化生产、易于集成和实现智能化的特点。同时，在微米量级的特征尺寸使得它可以完成某些传统机械传感器所不能实现的功能。
[0003]半导体工艺从亚微米发展到深亚微米，精度不断提高，但工艺的离散性依然是不能解决的问题。正态分布曲线，是一个在数学、物理和工程领域都非常重要的概率分布。使用半导体工艺制程制造的机械装置和检测电路本身，性能参数会有一个正态分布的特性。工艺控制精度越高，数据分布越集中，但依然会有一些产品性能参数会有偏离，影响产品的良率。


【发明内容】

[0004]本发明提供一种半导体器件校正系统及校正方法，以对半导体器件进行校正，消除由于半导体工艺制程精度离散导致的产品参数不一致性，在不影响产品使用的方便性前提下，降低产品生产制造的成本。
[0005]为解决上述问题，本发明提供一种半导体器件校正系统，包括:存储装置、串口通信模块、模拟信号处理电路模块以及数字信号处理和控制电路模块，其中，所述存储装置存储半导体器件的校正数据，所述串口通信模块控制所述半导体器件校正系统启动，所述模拟信号处理电路模块将所述半导体器件的实时运行信号转换为数字控制信号并传送至所述数字信号处理和控制电路模块，所述数字信号处理和控制电路模块根据所述数字控制信号通过所述串口通信模块将所述存储装置存储的相应的校正数据自动加载至所述模拟信号处理电路模块，所述模拟信号处理电路模块将所述校正数据反馈至所述半导体器件，以实时校正所述半导体器件。
[0006]可选的，在所述的半导体器件校正系统中，所述存储装置为一次可编程非易失性存储器。
[0007]可选的，在所述的半导体器件校正系统中，所述存储装置包括:上电复位模块、上电自动加载逻辑电路、OTP模块、地址映射逻辑模块、寄存器阵列以及串口控制烧录OTP逻辑电路，其中，通过所述串口控制烧录OTP逻辑电路将半导体器件的校正数据烧录至所述OTP模块，实时校正半导体器件时，所述上电复位模块产生上电复位信号，所述上电自动加载逻辑电路根据所述上电复位信号通过所述地址映射逻辑模块将预先烧录在所述OTP模块中的校正数据传送至所述寄存器阵列，所述寄存器阵列将所述校正数据传送至所述模拟信号处理电路模块。
[0008]可选的，在所述的半导体器件校正系统中，所述半导体器件是具有三个检测轴的MEMS机械装置。
[0009]可选的，在所述的半导体器件校正系统中，所述半导体器件校正系统还包括第一多路选择电路和第二多路选择电路，所述第一多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述MEMS机械装置的一个检测轴的实时运行信号传送至所述模拟信号处理电路模块，所述第二多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述存储装置存储的对应检测轴的校正数据加载至所述模拟信号处理电路模块。
[0010]根据本发明的另一面，还提供一种半导体器件校正方法，包括:
[0011]所述串口通信模块控制半导体器件校正系统启动；
[0012]所述模拟信号处理电路模块将半导体器件的实时运行信号转换为数字控制信号并传送至所述数字信号处理和控制电路模块；
[0013]所述数字信号处理和控制电路模块根据所述数字控制信号通过所述串口通信模块将所述存储装置存储的半导体器件的校正数据自动加载至所述模拟信号处理电路模块；以及
[0014]所述模拟信号处理电路模块将所述校正数据反馈至所述半导体器件，以实时校正所述半导体器件。
[0015]可选的，在所述的半导体器件校正系统的校正方法中，所述存储装置为一次可编程非易失性存储器。
[0016]可选的，在所述的半导体器件校正系统的校正方法中，所述存储装置包括:上电复位模块、上电自动加载逻辑电路、OTP模块、地址映射逻辑模块、寄存器阵列以及串口控制烧录OTP逻辑电路，其中，通过所述串口控制烧录OTP逻辑电路将半导体器件的校正数据烧录至所述OTP模块，实时校正半导体器件时，所述上电复位模块产生上电复位信号，所述上电自动加载逻辑电路根据所述上电复位信号通过所述地址映射逻辑模块将预先烧录在所述OTP模块中的校正数据传送至所述寄存器阵列，所述寄存器阵列将所述校正数据传送至所述模拟信号处理电路模块。
[0017]可选的，在所述的半导体器件校正系统的校正方法中，所述OTP模块包括N个OTP存储区域，每个OTP存储区域仅烧录一次，若需要重新烧录校正数据切换到下一个OTP存储区域，其中，N为大于I的自然数。
[0018]可选的，在所述的半导体器件校正系统的校正方法中，将校正数据烧录至所述存储装置中时，具体包括如下步骤:
[0019]步骤5a:烧录初始状态，所述串口通信模块写入烧录使能信号，OTP写入地址初始值为最小值0，进入步骤5b ；
[0020]步骤5b:所述串口控制烧录OTP逻辑电路读取烧录控制字，进入步骤5c ；
[0021]步骤5c:所述串口控制烧录OTP逻辑电路判断烧录控制字是否有效，若烧录控制字有效，进入步骤5d ;若烧录控制字无效，进入步骤5f ；
[0022]步骤5d:0ΤΡ写入地址加1，进入步骤5e ；
[0023]步骤5e:所述串口控制烧录OTP逻辑电路判断OTP写入地址是否为最大值N ;若OTP写入地址为N，进入步骤5g ;若OTP写入地址不为N，重新进入步骤5b ；
[0024]步骤5f:通过地址映射，将所述寄存器阵列中的校正数据自动映射到所述OTP模块相应的OTP存储区域，产生OTP烧录数字控制信号，同时配置相应的烧录控制字，进入步骤5g;
[0025]步骤5g:所述串口控制烧录OTP逻辑电路等待所述串口通信模块写入下一次烧录使能信号。
[0026]可选的，在所述的半导体器件校正系统的校正方法中，实时校正半导体器件时，具体包括如下步骤:
[0027]步骤4a:上电初始状态，OTP读地址初始值为最大值N，上电有效后，进入步骤4b ；
[0028]步骤4b:所述上电自动加载逻辑电路产生OTP读控制信号以及OTP读地址信号，并读取烧录控制字，进入步骤4c ；
[0029]步骤4c:所述上电自动加载逻辑电路判断烧录控制字是否有效；若烧录控制字无效，进入步骤4d ;若烧录控制字有效，直接进入步骤4f ；
[0030]步骤4d:0ΤΡ读地址减I,进入步骤4e ；
[0031]步骤4e:所述上电自动加载逻辑电路判断OTP读地址是否为O ;若OTP读地址不为0，重新进入步骤4b ;若OTP读地址为0，进入状态4f ；
[0032]步骤4f:所述上电自动加载逻辑电路读取OTP存储区域存储的校正数据，并通过地址映射到所述寄存器阵列2e，上电自动加载成功进入，进入步骤4g ；
[0033]步骤4g:所述上电自动加载逻辑电路等待下一次上电运行。
[0034]可选的，在所述的半导体器件校正系统的校正方法中，所述半导体器件是具有三个检测轴的MEMS机械装置。
[0035]可选的，在所述的半导体器件校正系统的校正方法中，所述半导体器件校正系统还包括第一多路选择电路和第二多路选择电路，所述第一多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述MEMS机械装置的一个检测轴的实时运行信号传送至所述模拟信号处理电路模块，所述第二多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述存储装置存储的对应检测轴的校正数据加载至所述模拟信号处理电路模块。
[0036]本发明提供一种半导体器件校正系统及校正方法，所述半导体器件校正系统包括存储装置、串口通信模块、数字信号处理和控制电路模块以及模拟信号处理电路模块，所述存储装置存储工厂在线产品测试获得的半导体器件的校正数据，通过串口通信模块控制半导体器件校正系统启动，所述模拟信号处理电路模块将所述半导体器件的实时运行信号转换为数字控制信号并传送至所述数字信号处理和控制电路模块，所述数字信号处理和控制电路模块根据所述数字控制信号通过所述串口通信模块将所述存储装置存储的相应的校正数据自动加载至所述模拟信号处理电路模块，所述模拟信号处理电路模块将所述校正数据反馈至所述半导体器件以实时校正所述半导体器件，消除了由于半导体工艺制程精度离散导致的产品参数不一致性，修正大批量的产品性能参数的正态分布特性，提供性能参数具有良好一致性的产品。
[0037]进一步的，所述存储装置采用一次性可编程(OTP)非易失性存储器，利用OTP非易失性存储器模拟多次重复可擦写的非易失性存储器，半导体器件例如MEMS传感装置上电启动后，上电复位模块产生一个上电复位信号，存储装置检测到上电复位信号，通过上电自动加载逻辑电路把预先烧录在OTP模块中的校正数据通过地址映射的方式存储到寄存器阵列。校正数据通过工厂在线产品测试的时候获得，再通过串口通信模块以及存储装置内建的串口控制烧录OTP逻辑电路，将校正数据烧录到OTP模块相应的存储区域。上电自动装载数据，在不影响产品使用的方便性前提下，降低产品生产制造的成本。

【专利附图】

【附图说明】
[0038]图1是本发明一实施例的半导体器件校正系统的结构示意图。
[0039]图2是本发明一实施例的半导体器件校正系统的存储装置的结构示意图。
[0040]图3是本发明一实施例的OTP模块的存储区域分布图。
[0041]图4是本发明一实施例的上电自动加载逻辑电路的运行状态流程图。
[0042]图5是本发明一实施例的串口控制烧录OTP逻辑电路的运行状态流程图。

【具体实施方式】
[0043]以下结合附图和具体实施例对本发明提出的半导体器件校正系统及校正方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0044]如图1所示，本发明提供一种半导体器件校正系统，用于实时校正半导体器件如MEMS机械装置la，所述半导体器件校正系统包括:存储装置le、串口通信模块If、模拟信号处理电路模块Ic以及数字信号处理和控制电路模块lg，其中，所述存储装置Ie存储半导体器件的校正数据，所述串口通信模块If控制所述半导体器件校正系统启动，所述模拟信号处理电路模块Ic将所述MEMS机械装置Ia的实时运行信号转换为数字控制信号传送至所述数字信号处理和控制电路模块lg，所述数字信号处理和控制电路模块Ig根据所述数字控制信号通过所述串口通信模块If将所述存储装置Ie存储的校正数据自动加载至所述模拟信号处理电路模块lc，所述模拟信号处理电路模块Ic将所述校正数据反馈至所述MEMS机械装置la，以实时校正所述半导体器件如MEMS机械装置la。
[0045]继续参考图1，所述半导体器件例如为MEMS机械装置la，所述MEMS机械装置Ia是采用半导体工艺制作而成，具有X、Y、Z三个检测轴，并且产生三组加速度差分信号X+/X-、Y+/Y-、Z+/Z-，每组加速度差分信号与沿着各自的检测轴所检测到的加速度线性相关的传感装置。本实施例中，所述实时运行信号是指所述MEMS机械装置Ia的加速度差分信号，当然，本发明不仅适用于所述具有三个检测轴的MEMS机械装置，也适用于其他MEMS机械装置。并且，本发明还适用于校正其他由半导体工艺制作而成的器件结构，考虑成本的因素，尤其适用于结构复杂成本较高的半导体器件。
[0046]为了减小半导体器件校正系统的芯片面积，所述半导体器件校正系统进一步包括第一多路选择电路Ib和第二多路选择电路ld，所述第一多路选择电路Ib根据数字信号处理和控制电路模块Ig发送的控制信号选择所述MEMS机械装置Ia的一个检测轴的实时运行信号传送至所述模拟信号处理电路模块lc，所述第二多路选择电路Id根据数字信号处理和控制电路模块Ig发送的控制信号选择所述存储装置Ie存储的对应检测轴的校正数据加载至所述模拟信号处理电路模块lc。具体地说，通过分时复用的方式，在每个时间通过第一多路选择电路Ib在MEMS机械装置Ia的X、Y、Z三个检测轴的加速度差分信号Χ+/Χ-、Y+/Y-、z+/z-中选择一个检测轴的加速度差分信号如Χ+/Χ-并将其传送至所述模拟信号处理电路模块1C。第二多路选择电路Id与第一多路选择电路Ib的工作原理相似，分时选择存储装置Ie中存储的三个检测轴相应的校正数据Xcal、Ycal、Zcal中一个检测轴的校正数据如Xcal，并将选择的检测轴的校正数据Xcal传送至所述模拟信号处理电路模块lc。
[0047]具体的，数字信号处理和控制电路模块Ig通过串口通信模块If控制启动，数字信号处理和控制电路模块Ig工作以后，分别产生第一多路选择电路lb、模拟信号处理电路模块Ic和第二多路选择电路Id的控制信号，进而选择MEMS机械装置Ia的一个检测轴和对应该检测轴的校正数据，产生模拟信号处理电路Ic模块需要的时序信号使得所述模拟信号处理电路模块Ic将所述MEMS机械装置Ia的实时运行信号转换为数字控制信号，然后接收模拟信号处理电路模块Ic产生的数字控制信号。本实施例中，加速度差分信号经过模拟信号处理电路Ic转换为加速度数字信号，所述模拟信号处理电路Ic包括电荷放大电路和Α/D转换电路，所述差分信号经过电荷放大电路转换成电压信号，所述电压信号经过Α/D转换电路可以得到加速度数字信号。
[0048]为了解决成本，本实施例中所述存储装置Ie为OTP非易失性存储器。众所周知，多次可编程非易失性存储器(EEPROM)通常包括高压NMOS管、高压PMOS管、薄氧化层窗口、隔离氧化娃-氮化娃(Oxide-Nitride7ON)等层次,与普通CMOS工艺相比较,一般增加接近10个层次，在半导体工艺制程中，层次越多，工艺的步骤就越多，成本也就越高。而一次可编程(One Time Programable, OTP)非易失性存储器工艺，仅用一层多晶硅(Poly)来实现类似EEPROM的结构，基本可以兼容一般的CMOS工艺制程，大大减少层次，降低生产制造的成本。虽然使用一次可编程(OTP)非易失性存储器，相应地需要增加几倍的存储空间，以达到模拟EEPROM的目的，但对于小容量非易失性存储器来说，存储单元仅仅占了比较小的空间，最占面积的实际上是内部升压电路模块，增加几倍的存储容量，基本不会增加芯片的面积。
[0049]下面结合图2详细说明本实施例的存储装置Ie的结构及工作原理。
[0050]如图2所示，本实施例中，所述存储装置Ie为OTP非易失性存储器，所述OTP非易失性存储器包括:上电复位模块2a、上电自动加载逻辑电路2b、OTP模块2c、地址映射逻辑模块2d、寄存器阵列2e以及串口控制烧录OTP逻辑电路2f，其中，通过所述串口控制烧录OTP逻辑电路2f将半导体器件的校正数据烧录至所述OTP模块2c，实时校正半导体器件时，所述上电复位模块2a产生上电复位信号，所述上电自动加载逻辑电路2b根据所述上电复位信号通过所述地址映射逻辑模块2d将预先烧录在所述OTP模块2c中的校正数据传送至所述寄存器阵列2e，所述寄存器阵列2e将所述校正数据通过第二多路选择电路Id传送至所述模拟信号处理电路模块lc。
[0051]具体的说，实时校正半导体器件时，上电复位模块2a每次上电时产生上电复位信号P0R，上电复位信号控制上电自动加载逻辑电路2b每次上电时自动运行一次，以控制上电自动加载逻辑电路2b产生OTP读控制信号以及OTP读地址信号，OTP模块2c需要读控制信号和OTP读地址信号，将其存储区域的数据传送到OTP模块端口，这个过程是串行的，同时OTP读地址与寄存器阵列是多对一的关系，通过判断烧录控制字，将合适的某个存储区域的数据存储至寄存器阵列2e，寄存器阵列2e将所述校正数据传送至模拟信号处理电路模块lc。
[0052]其中，所述校正数据可通过工厂在线产品测试的方式获得，所述串口通信模块If通过所述串口控制烧录OTP逻辑电路2f将校正数据烧录至OTP模块2c，S卩，串口通信模块If通过存储装置Ie内建的串口控制烧录OTP逻辑电路2f将校正数据烧录至OTP模块2c相应的存储位置。详细的，将校正数据烧录至所述存储装置Ie中时，串口通信模块If控制启动串口控制烧录OTP逻辑电路2f，通过其串行通信接口写入烧录使能信号来启动烧录过程，串口控制烧录OTP逻辑电路2f产生OTP烧录数字控制信号和OTP写入地址信号，根据OTP烧录数字控制信号和OTP写入地址信号通过所述地址映射逻辑模块2d将校正数据写入至OTP模块2c。另外，所述串口控制烧录OTP逻辑电路2f在烧录完成后写入相应的烧录控制字，以作为上电自动加载逻辑电路模块2b的判断信号。
[0053]图3是OTP模块2c的区域分布图。3a为整个完整OTP模块，3b为一个OTP存储区域，3c为该存储区域存储烧录控制字的区域。根据寄存器阵列2e的大小，将OTP模块2c划分成N个OTP存储区域3b，每个OTP存储区域3b需要配置一个烧录控制字区域3c。为了防止误判断，烧录控制字内容可以根据OTP存储区域的大小，设成2位以上，数据可以是全I或者其他可以准确判断的数值。一个OTP存储区域只能烧录一次，若需要重新烧录校正数据，就需要切换到下一个OTP存储区域。
[0054]图4是上电自动加载逻辑电路2b的运行状态流程图。每次上电时上电复位模块2a产生上电复位信号P0R，上电自动加载逻辑电路2b产生OTP读控制信号以及OTP读地址信号，实时校正半导体器件时，具体包括如下步骤:
[0055]步骤4a:上电初始状态，OTP读地址初始值为最大值N，上电有效后，进入步骤4b ；
[0056]步骤4b:上电自动加载逻辑电路2b产生OTP读控制信号以及OTP读地址信号，读取烧录控制字，进入步骤4c;
[0057]步骤4c:上电自动加载逻辑电路2b判断烧录控制字是否有效；若烧录控制字无效，表明这个OTP数据为空，进入步骤4d ;若烧录控制字有效，表明这个OTP存储区域已被烧录，数据为最新数据，直接进入步骤4f ；
[0058]步骤4d:0ΤΡ读地址减I,进入步骤4e ；
[0059]步骤4e:上电自动加载逻辑电路2b判断OTP读地址是否为O ;若OTP读地址不为0，重新进入步骤4b，重复之前的操作；若OTP读地址为0，说明该OTP存储区域还未烧录过数据，直接进入状态4f ;
[0060]步骤4f:上电自动加载逻辑电路2b读取这块OTP存储区域存储的校正数据，并通过地址映射到寄存器阵列2e，上电自动加载成功进入，进入步骤4g ；
[0061 ] 步骤4g:等待状态，上电自动加载逻辑电路2b等待下一次上电运行。
[0062]其中，上电自动加载成功，进入等待状态，每次上电只运行一次，在等待状态中，也可以通过串口手动装载。
[0063]图5是串口控制烧录OTP逻辑电路2f的运行状态流程图。将校正数据烧录至所述存储装置中时，串口控制烧录OTP逻辑电路2f产生OTP烧录数字控制信号和OTP写入地址信号，根据OTP烧录数字控制信号和OTP写入地址信号通过所述地址映射逻辑模块2d将校正数据写入至OTP模块2c，具体包括如下步骤:
[0064]步骤5a:烧录初始状态，所述串口通信模块If写入烧录使能信号WR，OTP写入地址初始值为最小值0，进入步骤5b ；
[0065]步骤5b:串口控制烧录OTP逻辑电路2f读取烧录控制字，进入步骤5c ；
[0066]步骤5c:串口控制烧录OTP逻辑电路2f判断烧录控制字是否有效，若烧录控制字有效，表明这个OTP数据已被烧录，进入步骤5d ;若烧录控制字无效，表明这个OTP存储区域未被烧录，可以烧录新的寄存器阵列数据，直接进入步骤5f ；
[0067]步骤5d:0ΤΡ写入地址加1，进入步骤5e ；
[0068]步骤5e:串口控制烧录OTP逻辑电路2f判断OTP写入地址是否为最大值N;若OTP写入地址为N，整个OTP数据已经全被烧录，无法再进行烧录动作，此时需要结束这次烧录动作，进入步骤5g ;若OTP写入地址不为N，重新进入步骤5b，重复之前的操作；
[0069]步骤5f:通过地址映射，将所述寄存器阵列2e中的校正数据自动映射到所述OTP模块2c相应的OTP存储区域，产生OTP烧录数字控制信号，同时配置相应的烧录控制字，成功烧录数据后，即可进入步骤5g ；
[0070]步骤5g:等待状态，所述串口控制烧录OTP逻辑电路2f等待所述串口通信模块If写入下一次烧录使能信号。
[0071]由上可知，所述存储装置Ie采用OTP非易失性存储器，通过上述方法，将一次可编程(OTP)非易失性存储器模拟成多次可编程的非易失性存储器，在不影响产品使用的方便性前提下，降低产品生产制造的成本。
[0072]总的来说，采用本发明的半导体器件校正系统及校正方法，半导体器件如MEMS传感装置Ia上电启动后，上电复位模块2a产生一个上电复位信号，存储装置2e检测到上电复位信号，通过上电自动加载逻辑电路2b把预先烧录在OTP模块2c中的校正数据，通过地址映射的方式存储到寄存器阵列2e。校正数据通过在工厂在线产品测试的时候获得，再通过串口通信模块If以及存储装置Ie内建的串口控制烧录OTP逻辑电路2f，将校正数据烧录到OTP模块2c相应的存储区域。
[0073]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
【权利要求】
1.一种半导体器件校正系统，包括:存储装置、串口通信模块、模拟信号处理电路模块以及数字信号处理和控制电路模块，其中，所述存储装置存储半导体器件的校正数据，所述串口通信模块控制所述半导体器件校正系统启动，所述模拟信号处理电路模块将所述半导体器件的实时运行信号转换为数字控制信号并传送至所述数字信号处理和控制电路模块，所述数字信号处理和控制电路模块根据所述数字控制信号通过所述串口通信模块将所述存储装置存储的相应的校正数据自动加载至所述模拟信号处理电路模块，所述模拟信号处理电路模块将所述校正数据反馈至所述半导体器件，以实时校正所述半导体器件。
2.如权利要求1所述的半导体器件校正系统，其特征在于，所述存储装置为一次可编程非易失性存储器。
3.如权利要求2所述的半导体器件校正系统，其特征在于，所述存储装置包括:上电复位模块、上电自动加载逻辑电路、OTP模块、地址映射逻辑模块、寄存器阵列以及串口控制烧录OTP逻辑电路，其中，通过所述串口控制烧录OTP逻辑电路将半导体器件的校正数据烧录至所述OTP模块，实时校正半导体器件时，所述上电复位模块产生上电复位信号，所述上电自动加载逻辑电路根据所述上电复位信号通过所述地址映射逻辑模块将预先烧录在所述OTP模块中的校正数据传送至所述寄存器阵列，所述寄存器阵列将所述校正数据传送至所述模拟信号处理电路模块。
4.如权利要求1所述的半导体器件校正系统，其特征在于，所述半导体器件是具有三个检测轴的MEMS机械装置。
5.如权利要求4所述的半导体器件校正系统，其特征在于，所述半导体器件校正系统还包括第一多路选择电路和第二多路选择电路，所述第一多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述MEMS机械装置的一个检测轴的实时运行信号传送至所述模拟信号处理电路模块，所述第二多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述存储装置存储的对应检测轴的校正数据加载至所述模拟信号处理电路模块。
6.一种半导体器件校正方法，采用如权利要求1所述的半导体器件校正系统，其特征在于，包括: 所述串口通信模块控制半导体器件校正系统启动； 所述模拟信号处理电路模块将半导体器件的实时运行信号转换为数字控制信号并传送至所述数字信号处理和控制电路模块； 所述数字信号处理和控制电路模块根据所述数字控制信号通过所述串口通信模块将所述存储装置存储的半导体器件的校正数据自动加载至所述模拟信号处理电路模块；以及 所述模拟信号处理电路模块将所述校正数据反馈至所述半导体器件，以实时校正所述半导体器件。
7.如权利要求6所述的半导体器件校正系统的校正方法，其特征在于，所述存储装置为一次可编程非易失性存储器。
8.如权利要求7所述的半导体器件校正系统，其特征在于，所述存储装置包括:上电复位模块、上电自动加载逻辑电路、OTP模块、地址映射逻辑模块、寄存器阵列以及串口控制烧录OTP逻辑电路，其中，通过所述串口控制烧录OTP逻辑电路将半导体器件的校正数据烧录至所述OTP模块，实时校正半导体器件时，所述上电复位模块产生上电复位信号，所述上电自动加载逻辑电路根据所述上电复位信号通过所述地址映射逻辑模块将预先烧录在所述OTP模块中的校正数据传送至所述寄存器阵列，所述寄存器阵列将所述校正数据传送至所述模拟信号处理电路模块。
9.如权利要求8所述的半导体器件校正系统，其特征在于，所述OTP模块包括N个OTP存储区域，每个OTP存储区域仅烧录一次，若需要重新烧录校正数据切换到下一个OTP存储区域，其中，N为大于1的自然数。
10.如权利要求9所述的半导体器件校正系统，其特征在于，将校正数据烧录至所述存储装置中时，具体包括如下步骤: 步骤5a:烧录初始状态，所述串口通信模块写入烧录使能信号，OTP写入地址初始值为最小值0，进入步骤5b ； 步骤5b:所述串口控制烧录OTP逻辑电路读取烧录控制字，进入步骤5c ； 步骤5c:所述串口控制烧录OTP逻辑电路判断烧录控制字是否有效，若烧录控制字有效，进入步骤5d ;若烧录控制字无效，进入步骤5f ； 步骤5d:OTP写入地址加1，进入步骤5e ； 步骤5e:所述串口控制烧录OTP逻辑电路判断OTP写入地址是否为最大值N ;若OTP写入地址为N，进入步骤5g ;若OTP写入地址不为N，重新进入步骤5b ； 步骤5f:通过地址映射，将所述寄存器阵列中的校正数据自动映射到所述OTP模块相应的OTP存储区域，产生OTP烧录数字控制信号，同时配置相应的烧录控制字，进入步骤5g ； 步骤5g:所述串口控制烧录OTP逻辑电路等待所述串口通信模块写入下一次烧录使能信号。
11.如权利要求9所述的半导体器件校正系统，其特征在于，实时校正半导体器件时，具体包括如下步骤: 步骤4a:上电初始状态，OTP读地址初始值为最大值N，上电有效后，进入步骤4b ； 步骤4b:所述上电自动加载逻辑电路产生OTP读控制信号以及OTP读地址信号，并读取烧录控制字，进入步骤4c; 步骤4c:所述上电自动加载逻辑电路判断烧录控制字是否有效；若烧录控制字无效，进入步骤4d ;若烧录控制字有效，直接进入步骤4f ； 步骤4d:OTP读地址减1,进入步骤4e ； 步骤4e:所述上电自动加载逻辑电路判断OTP读地址是否为0 ;若OTP读地址不为0，重新进入步骤4b ;若OTP读地址为0，进入状态4f ； 步骤4f:所述上电自动加载逻辑电路读取OTP存储区域存储的校正数据，并通过地址映射到所述寄存器阵列2e，上电自动加载成功进入，进入步骤4g ； 步骤4g:所述上电自动加载逻辑电路等待下一次上电运行。
12.如权利要求6所述的半导体器件校正系统，其特征在于，所述半导体器件是具有三个检测轴的MEMS机械装置。
13.如权利要求12所述的半导体器件校正系统，其特征在于，所述半导体器件校正系统还包括第一多路选择电路和第二多路选择电路，所述第一多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述MEMS机械装置的一个检测轴的实时运行信号传送至所述模拟信号处理电路模块，所述第二多路选择电路根据所述数字信号处理和控制电路模块的控制信号选择所述存储装置存储的对应检测轴的校正数据加载至所述模拟信号处理电路模块。
【文档编号】H03K17/22GK104410396SQ201410749315
【公开日】2015年3月11日 申请日期:2014年12月9日 优先权日:2014年12月9日
【发明者】金安 申请人:杭州士兰微电子股份有限公司