单电压亚阈值电平转换器的制造方法
【专利摘要】本发明属于集成电路【技术领域】，具体为一种单电压亚阈值电平转换器。其结构包括两个串联的电平转换反相器。第一个反相器的输入与电路的输入相连，它的下拉网络由一个NMOS管组成，上拉网络由三个PMOS管构成，这三个PMOS管构成了一个带二极管的内部反馈环；第二个反相器的输入与电路的输出相连，它的下拉网络也由一个NMOS管组成，上拉网络由两个堆叠的PMOS构成。当电路输入一个低电压信号时，输出会产生一个全摆幅的高压输出信号。本发明结构简单，能够有效的实现一个信号从亚阈值电压到高电压的电平转换。并且整个电路只需要一个高电压电源，使得它的物理版图可以任意布局和摆放，具有很强的灵活性。
【专利说明】单电压亚阈值电平转换器
【技术领域】
[0001]本发明属于集成电路【技术领域】，具体涉及一种电平转换器(Level Shifter)。
【背景技术】
[0002]多电压阈(Mult1-supply voltage domain)技术越来越广泛的应用于片上芯片系统(System on chip, SoC)及多核计算结构中。在应用了多电压阈技术的芯片中，它通常含有多个独立的电压阈或电压岛，并且每个电压阈下的模块根据其时序的要求工作在恰当的电源电压下。一般来说，对于时序比较关键的模块，它通常工作在高的电源电压下(VDDH)下，以满足芯片对速度性能的要求；而对于非关键的电路模块，它则工作在低的电源电压(VDDL)甚至亚阈值电源电压下，以降低芯片的功耗消耗和能量消耗。
[0003]电平转换器是多电压系统中一个必不可少的电路，它为各个不同的电压阈提供交互界面，保证信号在各个电压阈之间的传输。正常情况下，信号从高压阈转换到低压阈，普通的缓冲器(buffer)便可实现。但是，如果信号是从低压阈转换到高压阈，尤其是从亚阈值电压阈转换到高压阈，则需要更为复杂的电路。
[0004]传统的电平转换器如图1所示，它由一对交叉耦合的PMOS管，一对下拉NMOS管及提供差分输入的低压反相器构成。当输入IN从“O”跳变到VDDL时，Ml管将节点OUTB电压下拉至“0”，再通过交叉耦合的PMOS对将输出OUT预充为高电平VDDH。由于低电压区工作的NMOS管提供的下拉电流，比高电压区工作的PMOS提供的上拉电流小几个数量级，导致上拉网络与下拉网络的竟争异常激烈，从而使得传统的电平转换器无法实现亚阈值信号的转换，并且产生很大的短路功耗。
[0005]2009 年，B.Zhai 在杂志 “IEEE Transact1n on Very Large ScaleIntegrat1n，，中发表“Energy-efficient subthreshold processor design，，，提出了一种多电源线的方法，实现了信号从0.2V到1.2V的转换。2010年，S.Lukemeier在杂志“I EEETransact1n on Circuits and Systems I1: Express Briefs，，中发表“A subthresholdto above-threshold level shifter comprising a Wilson current mirror，，，提出了一种采用威尔逊电流镜的电平转换电路，实现了输入信号从0.1V到1.0V的电平转换。2012 年，Y.0saki 在 “IEEE journal of Solid-State Circuits (JSSC)，，杂志上发表“Alow-power level shifter with logic error correct1n for extremely low-voltagedigital CMOS LSIs”，提出了一种带纠错功能的电平转换电路，实现了信号从0.23V到3V的电平转换。但是，这些提出的电平转换器都是采用双电源电压，既包含了低电源电压VDDL又包含了高电源电压VDDH。这使得电平转换器的版图布局和摆放需非常谨慎，因为双电源线有可能会引起布线的拥塞，并且容易引起两个电压阈之间的耦合噪声。针对这些问题，本发明提出了一种单电压亚阈值电平转换器，它能有效的实现信号从亚阈值电压到正常工作电压的电平转换，并且它只需要一个电源电压，使得它的物理版图具有很高的灵活性。
【发明内容】
[0006]本发明的目的在于提供一种结构简单的单电压亚阈值电平转换器，它能有效的实现信号从亚阈值电压到正常工作电压的电平转换，并且它只需要一个电源电压，使得它的物理版图具有很高的灵活性。
[0007]本发明的目的在于提供一种单电压亚阈值电平转换器，包括:
一对串联的电平转换反相器。其中:
第一个反相器实现输入采样功能，它由第一个NMOS管构成它的下拉网络，第一个PMOS管、第二个PMOS管及第三个PMOS管构成它的上拉网络。其中，第一个NMOS管的栅极与输入相连，漏极与第一个反相器输出相连，源极与全局地相连；第二个PMOS管栅极与输入相连，漏极与第一个反相器输出相连，源极与第二个PMOS管的漏极相连；第二个PMOS管的栅极与漏相连，形成一个二极管，源极则与第三个PMOS管的漏极相连；而第三个PMOS管的源极与全局高电压电源VDDH相连，栅极则由第一个反相器输出控制。这样，第一个反相器的上拉网络形成了一个内带二极管的反馈环。这个反馈环有效的减小了第一个电平转换反相器的上拉网络与下拉网络之间的竞争，使得电路能够采样到亚阈值输入信号。
[0008]第二个反相器实现电路输出功能，它由第二个NMOS管构成它的下拉网络，串联的第四个PMOS管和第五个PMOS管构成它的上拉网络。其中，这三个MOS管的栅极都与第一个反相器的输出相连，且第二个NMOS管的漏极和第四个PMOS管的漏极都与电路的输出相连，而第五个PMOS管的源极则与全局高电压电源VDDH相连。
[0009]本发明提供的电平转换器，结构简单，能够有效的实现信号从亚阈值电压到正常工作电压的电平转换，并且它只有一个电源电压，使得其版图具有很强的灵活性。
【专利附图】
【附图说明】
[0010]图1是传统的电平转换电路。
[0011]图2是本发明的电路示意图。
[0012]图3是本发明进行操作时的波形示意图。
【具体实施方式】
[0013]本发明描述了一种单电压亚阈值电平转换器，以下阐述本发明的设计思想及实例。
[0014]图2所示为本发明实现的单电压亚阈值电平转换器的电路结构。一对串联的电平转换反相器组成了整个电路。其中，第一个反相器实现输入采样功能，它由NMOS管MNl构成它的下拉网络，PMOS管MP1、MP2及MP3构成它的上拉网络。其中，NMOS管MNl的栅极与输入相连，漏极与输入INL相连，源极与全局地相连；PM0S管MP3栅极与输入INL相连，漏极与第一个反相器输出NM相连，源极与PMOS管MP2的漏极相连；PM0S管MP2的栅极与漏极相连，形成一个二极管，源极则与PMOS管MPl的漏极相连；而PMOS管MPl的源极与全局高电压电源VDDH相连，栅极则由第一个反相器输出NM控制。这样，第一个反相器的上拉网络形成了一个内带二极管反馈环。由于这个反馈环的存在，第一个反相器的上拉网络与下拉网络之间的竞争大大降低，使得电路能够采样到电压非常低的输入信号。
[0015]而第二个反相器实现电路输出功能，它由NMOS管丽2构成它的下拉网络，串联的PMOS管MP4、MP5构成它的上拉网络。其中，这三个MOS管的栅极都与第一个反相器的输出匪相连，且NMOS管丽2的漏极和PMOS管MP5的漏极都与电路的输出OUTH相连，而PMOS管MP4的源极则与全局高电压电源VDDH相连。在第二个反相器中，串联的PMOS管产生的堆叠效应有效的降低了整个电路的亚阈值漏电流，并提高了电路的鲁棒性。
[0016]图3所示为本发明实现的单电压阈值电平转换器的波形操作示意图。当电路处于保持状态时，输入INL为“O”。此时，丽I完全关断，MP3完全开启。结点通过第一个反相器的反馈环充电至一个高电平电压，导致反馈环关断，这个电压约为VDDH的67%。然后，MN2开启，输出被拉至“O”。当输入INL跳变为一个低电压“I”时，电路开始进行电平转换，则丽I进入弱反型层，MP3则非完全关断。在电平转换初期，由于反馈环是关断的，所以结点匪会被MN I快速的放电。当结点NM的电压被下拉到MPI的阈值电压以下时，反馈环开始对结点NM进行充电。但是，由于二极管MP2的存在，有效的限制了充电的电流，使得结点NM可以被下拉至一个接近“O”值的电压，然后MP4、MP5开启，输出OUTH被上拉至高电压VDDH。由于堆叠的MP4和MP5的存在，使得结点NM的电压必须下拉到非常低的电压时，输出才能输出一个高电压，堆叠的PMOS管也防止了电路在静止状态时，结点NM的电压过低而引起的输出噪声，有效的改善了电路的鲁棒性。待输入INL跳变为“O”时，丽I关断，结点NM重新被反馈环充至一个高电平，输出重新被拉回“O”。整个电路只采用了一个电源电压就实现了信号从亚阈值区转换到高电压的输出过程。
【权利要求】
1.单电压亚阈值电平转换器，其特征在于包括:一对串联的电平转换反相器；其中:第一个反相器实现输入采样功能，它由第一个NMOS管构成它的下拉网络，第一个PMOS管、第二个PMOS管及第三个PMOS管构成它的上拉网络；其中，第一个NMOS管的栅极与输入相连，漏极与第一个反相器输出相连，源极与全局地相连；第二个PMOS管栅极与输入相连，漏极与第一个反相器输出相连，源极与第二个PMOS管的漏极相连；第二个PMOS管的栅极与漏相连，形成一个二极管，源极与第三个PMOS管的漏极相连；第三个PMOS管的源极与全局高电压电源VDDH相连，栅极由第一个反相器输出控制；这样，第一个反相器的上拉网络形成了一个内带二极管的反馈环； 第二个反相器实现电路输出功能，它由第二个NMOS管构成它的下拉网络，串联的第四个PMOS管和第五个PMOS管构成它的上拉网络；这三个MOS管的栅极都与第一个反相器的输出相连，且第二个NMOS管的漏极和第四个PMOS管的漏极都与电路的输出相连，第五个PMOS管的源极与全局高电压电源VDDH相连。
【文档编号】H03K19/0185GK104506183SQ201410741741
【公开日】2015年4月8日 申请日期:2014年12月9日 优先权日:2014年12月9日
【发明者】温亮, 文海波, 程旭, 曾晓洋 申请人:复旦大学