一种用于高速dram中的电平转换器的制造方法
【技术领域】
[0001]本实用新型涉及一种用于高速DRAM中的电平转换器。
【背景技术】
[0002]在DRAM中，为了省电，内部电路一般工作在较低的电压，比如1.lv，而DRAM接口数据电压比较高，比如1.8v。在DRAM中，一个很关键的模块就是电平转换器(Level-shifter)，由它负责把数据从内部电压(比如1.1v)提升到接口电压(比如1.8v)。传统的电平转换器Level-shifter上升延时与下降延时差别很大，这也是制约DRAM产品速度的一个主要瓶颈。如图1所示，这种结构的电平转换器Level-Shifter将会导致上升延时和下降延时严重失配。当输入信号ls_in由低变高(上升沿)时，首先η型MOS管(η0)导通，信号ls_out_n变低，然后P型MOS管pi导通，信号ls_out变高，因为输出信号ls_out的驱动能力比较弱。所以输入信号ls_in由低变高(上升沿)时，上升沿经过2个MOS管(n0和pi)传到输出信号ls_out。当输入信号ls_in由高变低时(下降沿)，首先通过反相器invO，ls_in_n变高，然后η型MOS管(nl)导通，输出信号ls_out变低，所以下降沿经过I个反相器invO，和I个MOS管传到ls_out。由于反相器(invO)的延时比pi的延时小很多，所以导致下降沿延时比上升沿延时快很多，从而导致电平转换器level-shiter输出的占空比(duty-cycle)严重变形，从而影响DRAM的速度。因为电平转换器Level-Shifter的输出信号ls_out驱动能力不强，所以需要再经过两个驱动能力递增的反相器(invl和inv2)用来增加输出的驱动能力。
【发明内容】
[0003]为了解决现有的用于DRAM中的电平转换器上升延时与下降延时差别很大，制约DRAM速度的技术问题，本实用新型提供一种用于高速DRAM中的电平转换器。
[0004]本实用新型的技术解决方案:
[0005]一种用于高速DRAM中的电平转换器，包括第一电平转换单元，所述第一电平转换单元包括P型MOS管ρ10、ρ型MOS管pll、n型MOS管η10、η型MOS管nil、反相器invlO、反相器invl I以及反相器invl2，输入信号ls_in输入至η型MOS管η10的栅端，输入信号ls_in经过反相器invlO输出反相输入信号ls_in_n，反相输入信号ls_in_n输入至η型MOS管nil的栅端，η型MOS管η10的漏端与η型MOS管nil的漏端均接地，η型MOS管η10的源端、P型MOS管plO的漏端、P型MOS管pll的栅端连接，P型MOS管ρ10的源端和p型MOS管pll的源端均接电源，P型MOS管pll的漏端、p型MOS管p 10的栅端以及η型MOS管nil的源端均连接于A点，反相器invl I和反相器invl2依次连接，A点与反相器invl I的输入端连接，反相器invl2的输出端输出输出信号out_l ；
[0006]其特殊之处在于:还包括第二电平转换单元以及反相器inv21，包括P型MOS管p20、p型MOS管p21、n型MOS管n20、n型MOS管n21以及反相器inv20，反相输入信号ls_in_n输入至η型MOS管η20的栅端，反相输入信号ls_in_n经过反相器inv20输出反相输入信号ls_in_d，反相输入信号ls_in_d输入至η型MOS管n21的栅端，η型MOS管η20的漏端与η型MOS管n21的漏端均接地，η型MOS管η20的源端、ρ型MOS管ρ20的漏端、ρ型MOS管p21的栅端连接，ρ型MOS管p20的源端和ρ型MOS管p21的源端均接电源，ρ型MOS管Ρ21的漏端、ρ型MOS管ρ20的栅端以及η型MOS管n21的源端均连接于点，A'点与反相器inv21的输入端连接，反相器inv22的输出端输出输出信号out_2，输出信号out_l与输出信号out_2汇合后形成输出信号out。
[0007]还包括金属电阻rl和金属电阻r2，输出信号out_l输入至金属电阻rl的一端，输出信号out_2输入至金属电阻r2的一端，金属电阻rl的另一端和金属电阻r2的另一端连接形成输出信号out。
[0008]本实用新型所具有的优点:
[0009]本实用新型两个相同电平转换单元(LSI，LS2)，对于LSl来说，ls_out_l的上升延时比下降延时大，经过2个反相器(invll，invl2)后，out_l的上升延时依然比下降延时大很多。对于LS2来说，ls_out_n_2的上升延时比下降延时大，经过I个反相器inv21后，out_2的下降延时比上升延时大很多。信号out_l和out_2通过金属电阻rl和r2接到一起，通过跳过调整rl和r2的电阻值可以使信号out的上升沿延时和下降沿延时完全匹配。
【附图说明】
[0010]图1为传统的电平转换器的结构示意图；
[0011]图2为本实用新型的用于高速DRAM中的电平转换器的结构示意图。
【具体实施方式】
[0012]一种用于高速DRAM中的电平转换器，包括第一电平转换单元LSl和第二电平转换单元LS2，第一电平转换单元包括ρ型MOS管ρ10、ρ型MOS管pll、n型MOS管η10、η型MOS管nil、反相器invlO、反相器invll以及反相器invl2，输入信号ls_in输入至η型MOS管nlO的栅端，输入信号ls_in经过反相器invlO输出反相输入信号ls_in_n，反相输入信号ls_in_n输入至η型MOS管nil的栅端，η型MOS管nlO的漏端与η型MOS管nil的漏端均接地，η型MOS管nlO的源端、ρ型MOS管ρ10的漏端、ρ型MOS管pll的栅端连接，ρ型MOS管plO的源端和ρ型MOS管pll的源端均接电源，ρ型MOS管pll的漏端、ρ型MOS管PlO的栅端以及η型MOS管nil的源端均连接于A点，反相器invll和反相器invl2依次连接，A点与反相器invll的输入端连接，反相器invl2的输出端输出输出信号out_l ;第二电平转换单元包括ρ型MOS管ρ20、ρ型MOS管ρ21、η型MOS管η20、η型MOS管η21、反相器inv20以及反相器inv21，反相输入信号ls_in_n输入至η型MOS管n20的栅端，反相输入信号ls_in_n经过反相器inv20输出反相输入信号ls_in_d，反相输入信号ls_in_d输入至η型MOS管n21的栅端，η型MOS管η20的漏端与η型MOS管n21的漏端均接地，η型MOS管η20的源端、ρ型MOS管ρ20的漏端、ρ型MOS管p21的栅端连接，ρ型MOS管ρ20的源端和P型MOS管p21的源端均接电源，ρ型MOS管p21的漏端、ρ型MOS管ρ20的栅端以及η型MOS管n21的源端均连接于A '点，点与反相器inv21的输入端连接，反相器inv22的输出输出信号out_2，输出信号out_l与输出信号out_2汇合后形成输出信号out。还包括金属电阻rl和金属电阻r2，输出信号out_l输入至金属电阻rl的一端，输出信号out_2输入至金属电阻r2的一端，金属电阻rl的另一端和金属电阻r2的另一端连接形成输出信号 OUto
[0013]在本实用新型的方案中，采用两个相同的Level-Shifter(LSl和LS2)。对于LSl来说，ls_out_l的上升延时比下降延时大，经过2个反相器(invll和invl2)后，out_l的上升延时依然比下降延时大很多。对于LS2来说，ls_out_n_2的上升延时比下降延时大，经过I个反相器inv21后，out_2的下降延时比上升延时大很多。信号out_l和out_2通过金属电阻rl和r2接到一起，通过跳过调整rl和r2的电阻值可以使信号out的上升沿延时和下降沿延时完全匹配。
【主权项】
1.一种用于高速DRAM中的电平转换器，包括第一电平转换单元，所述第一电平转换单元包括P型MOS管ρ10、ρ型MOS管pll、η型MOS管η10、η型MOS管nil、反相器invlO、反相器invll以及反相器invl2，输入信号ls_in输入至η型MOS管nlO的栅端，输入信号ls_in经过反相器invlO输出反相输入信号ls_in_n，反相输入信号ls_in_n输入至η型MOS管nil的栅端，η型MOS管nlO的漏端与η型MOS管nil的漏端均接地，η型MOS管nlO的源端、P型MOS管plO的漏端、P型MOS管pll的栅端连接，p型MOS管ρ10的源端和p型MOS管pll的源端均接电源，P型MOS管pll的漏端、p型MOS管p 10的栅端以及η型MOS管nil的源端均连接于A点，反相器invll和反相器invl2依次连接，A点与反相器invll的输入端连接，反相器invl2的输出端输出输出信号out_l ； 其特征在于:还包括第二电平转换单元以及反相器inv21，包括P型MOS管p20、p型MOS管p21、n型MOS管n20、n型MOS管n21以及反相器inv20，反相输入信号ls_in_n输入至η型MOS管η20的栅端，反相输入信号ls_in_n经过反相器inv20输出反相输入信号ls_in_d，反相输入信号ls_in_d输入至η型MOS管n21的栅端，η型MOS管η20的漏端与η型MOS管n21的漏端均接地，η型MOS管η20的源端、ρ型MOS管ρ20的漏端、ρ型MOS管p21的栅端连接，ρ型MOS管p20的源端和ρ型MOS管p21的源端均接电源，ρ型MOS管p21的漏端、P型MOS管p20的栅端以及η型MOS管n21的源端均连接于A' W点与反相器inv21的输入端连接，反相器inv22的输出端输出输出信号out_2，输出信号out_l与输出信号out_2汇合后形成输出信号out。
2.根据权利要求1所述的用于高速DRAM中的电平转换器，其特征在于:还包括金属电阻rl和金属电阻r2，输出信号out_l输入至金属电阻rl的一端，输出信号out_2输入至金属电阻r2的一端，金属电阻rl的另一端和金属电阻r2的另一端连接形成输出信号out。
【专利摘要】本实用新型涉及一种用于高速DRAM中的电平转换器，利用两个相同的电平转换器以及反相器inv21。解决了现有的用于DRAM中的电平转换器上升延时与下降延时差别很大，制约DRAM速度的技术问题，本实用新型能够使信号out的上升沿延时和下降沿延时完全匹配。
【IPC分类】G11C11-4063, H03K19-0175
【公开号】CN204332375
【申请号】CN201420814498
【发明人】刘海飞
【申请人】西安华芯半导体有限公司
【公开日】2015年5月13日
【申请日】2014年12月18日