一种时钟信号输出方法和电路的制作方法
【专利摘要】本申请公开了一种时钟信号输出方法，包括：依据三角波信号对锁相环参数的小数部分进行展频；将所述锁相环的小数部分进行展频后得到的进位与所述锁相环的整数部分叠加；将展频后的锁相环的小数部分与叠加后的整数部分相叠加，得到倍频参数；依据倍频参数对所述参考时钟进行倍频，输出时钟信号。该方法通过采用三角波信号对所述锁相环参数的小数部分进行展频，展频后的锁相环参数的小数部分不再是一个固定的值，而是一个呈三角线性变化的值，因此，输出的时钟信号的能量输出也就不在单一的频率上，而是均匀的分配到一个微小的范围的频率上，那么每个频率的能量值就很低，因此降低了EMI干扰。
【专利说明】一种时钟信号输出方法和电路
【技术领域】
[0001]本申请涉及芯片抗干扰处理【技术领域】，更具体地说，涉及一种时钟信号输出方法和电路。
【背景技术】
[0002]电磁干扰(Electromagnetic Interference, EMI)是一种会通过导致意外响应或完全工作实效从而影响电气/电子设备性能的能量，其包括传导干扰和辐射干扰。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。EMI是由辐射电磁场或者感应电压和电流产生的。当前高速数字系统中的高时钟频率和短边率也会导致系统出现EMI问题。
[0003]现有技术中通过合理的设备电路设计、屏蔽、接地、过滤、隔离、分隔和定向、电路阻抗级控制、线缆设计和噪音消除等以解决EMI问题，但是这些方案都是在外部电路上做文章，并没有从源头上解决高速数字系统中的高时钟频率导致系统出现EMI的问题，并且增加了外围电路的成本，使电路设计复杂。
【发明内容】
[0004]有鉴于此，本申请提供一种时钟信号输出方法和电路，用于解决采用现有技术中传统的技术方案解决EMI问题时引起的增加外围电路的成本，使电路设计复杂并且没有从源头上解决高速数字系统中的高时钟频率导致系统出现EMI的问题，本申请公开了一种时钟信号输出方法和电路。
[0005]为了实现上述目的，现提出的方案如下:
[0006]—种时钟信号输出方法，包括:
[0007]获取锁相环参数、参考时钟和三角波信号，所述锁相环参数包括整数部分和小数部分；
[0008]依据三角波信号对所述锁相环参数的小数部分进行展频，使的锁相环参数的小数部分呈三角波变化；
[0009]将所述锁相环的小数部分进行展频后得到的进位与所述锁相环的整数部分叠加；
[0010]将展频后的锁相环的小数部分与叠加后的整数部分相叠加，得到倍频参数；
[0011 ] 依据所述倍频参数对所述参考时钟进行倍频，输出时钟信号。
[0012]优选的，上述时钟信号输出方法中，对所述锁相环参数的小数部分进行展频，包括:
[0013]采用向上调制三角波对所述锁相环参数的小数部分进行展频。
[0014]优选的，上述时钟信号输出方法中，对所述锁相环参数的小数部分进行展频，包括:
[0015]采用向下调制三角波对所述锁相环参数的小数部分进行展频。
[0016]优选的，上述时钟信号输出方法中，对所述锁相环参数的小数部分进行展频，包括:
[0017]采用中心调制三角波对所述锁相环参数的小数部分进行展频。
[0018]优选的，上述时钟信号输出方法中，对所述锁相环参数的小数部分进行展频，包括:
[0019]采用任意调制三角波对所述锁相环参数的小数部分进行展频。
[0020]一种时钟信号输出电路，包括:
[0021]三角波信号发生器，用于输出三角波信号；
[0022]第一加法器，用于获取所述三角波信号发生器输出的三角波信号和锁相环参数的小数部分，并依据所述三角波信号对所述锁相环参数的小数部分进行展频，得到展频后的锁相环参数的小数部分和进位；
[0023]第二加法器，用于获取锁相环参数的整数部分和所述第一加法器输出的进位，将所述进位与所述锁相环参数的整数部分进行叠加，得到叠加后的锁相环参数的整数部分；
[0024]锁相环，用于获取所述展频后的锁相环参数的小数部分和叠加后得到的整数部分进行叠加，得到倍频参数，依据倍频参数对获取到的参考时钟进行倍频，输出时钟信号。
[0025]优选的，上述时钟信号输出电路中，所述三角波信号发生器为用于输出向上调制三角波的三角波信号发生器。
[0026]优选的，上述时钟信号输出电路中，所述三角波信号发生器为用于输出向下调制三角波的三角波信号发生器。
[0027]优选的，上述时钟信号输出电路中，所述三角波信号发生器为用于输出中心调制三角波的三角波信号发生器。
[0028]优选的，上述时钟信号输出电路中，所述三角波信号发生器为用于输出任意调制三角波的三角波信号发生器。
[0029]从上述的技术方案可以看出，本申请公开的时钟信号输出方法中，通过采用三角波信号对所述锁相环参数的小数部分进行展频，展频后的锁相环参数的小数部分不再是一个固定的值，而是一个呈三角线性变化的值，从而导致锁相环输出的频率也就不是一个单一的值，而是在以前单一值附近微小线性变化的值，可能比单一值大，也可能小(由三角波的类型决定)，因此，输出的时钟信号的能量输出也就不在单一的频率上，而是均匀的分配到一个微小的范围的频率上，那么每个频率的能量值就很低，因此降低了 EMI干扰。
【专利附图】
【附图说明】
[0030]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为本申请实施例公开的一种时钟信号输出方法的流程图；
[0032]图2为向上调制三角波的波形图；
[0033]图3为采用向上调制三角波调制出的时钟信号的效果图；
[0034]图4为向下调制三角波的波形图；
[0035]图5为采向用下调制三角波调制出的时钟信号的效果图；
[0036]图6为中心调制三角波的波形图；
[0037]图7为采用中心调制三角波调制出的时钟信号的效果图；
[0038]图8为采用中心调制三角波改变调制范围后的时钟信号的效果图；
[0039]图9为任意调制三角波的波形图；
[0040]图10为采用任意调制三角波调制出的时钟信号的效果图；
[0041]图11为本申请实施例公开的一种时钟信号输出电路的结构图。
【具体实施方式】
[0042]针对于采用现有技术中传统的技术方案解决EMI问题时引起的增加外围电路的成本，使电路设计复杂并且没有从源头上解决高速数字系统中的高时钟频率导致系统出现EMI的问题,本申请公开了一种时钟信号输出方法和电路。
[0043]下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0044]图1为本申请实施例公开的一种时钟信号输出方法的流程图。
[0045]参见图1，本申请公开的时钟信号输出方法包括以下步骤:
[0046]步骤SlOl:获取锁相环参数、参考时钟和三角波信号；
[0047]步骤S102:依据三角波信号对锁相环参数的小数部分进行展频，使的锁相环参数的小数部分呈三角波变化；
[0048]步骤S103:将锁相环的小数部分进行展频后得到的进位与锁相环的整数部分叠加；
[0049]步骤S104:将展频后的锁相环的小数部分与叠加后的整数部分相叠加，得到倍频参数；
[0050]步骤S105:依据倍频参数对所述参考时钟进行倍频，输出时钟信号。
[0051]下面对本申请上述方法的降低EMI干扰的原理进行说明:
[0052] 申请人:经研究发现，受到EMI限制的是在特定频率的峰值发射量(peakemiss1n)，而不是在整个频谱的平均峰值量，因此本申请上述方法中，通过采用三角波信号对所述锁相环参数的小数部分进行展频，展频后的锁相环参数的小数部分不再是一个固定的值，而是一个呈三角线性变化的值，从而导致锁相环输出的频率也就不是一个单一的值，而是在以前单一值附近微小线性变化的值，可能比单一值大，也可能小(由三角波的类型决定)，因此，输出的时钟信号的能量输出也就不在单一的频率上，而是均匀的分配到一个微小的范围的频率上，那么每个频率的能量值就很低，因此降低了 EMI干扰。
[0053]可以理解的是，依据用户需求的不同，本申请上述实施例中公开的所述三角波的类型可以为多种类型，例如，参见图2，本申请上述实施例中的三角波的类型可以为图2中所示的向上调制三角波，即，采用向上调制三角波对所述锁相环参数的小数部分进行展频，其调制效果如图3所示，其中k是调制前输出时钟信号的频率，η和m的值都是可以在允许的输出时钟信号范围内任意取的，k不大于n，S卩，调制后的输出的时钟信号的频率的最小值η不小于调制之前输出的时钟信号的频率k。参见图4，本申请上述实施例中的三角波的类型也可以为图4中所示的向下调制三角波，S卩，采用向下调制三角波对所述锁相环参数的小数部分进行展频，其调制效果如图5所示，其中k是调制前输出时钟信号的频率，η和m的值都是可以在允许的输出时钟信号范围内任意取的，k不小于m，S卩，调制后的输出的时钟信号的频率的最大值m不大于调制之前输出的时钟信号的频率k。参见图6，本申请上述实施例中的三角波的类型又可以为图6中所示的中心调制三角波，S卩，采用中心调制三角波对所述锁相环参数的小数部分进行展频，其调制效果如图7所示，其中k是调制前输出时钟信号的频率，η和m的值都是可以在允许的输出时钟信号范围内任意取的，k = (n+m)/2,即，调制后的输出的时钟信号的频率的平均值等于调制之前输出的时钟信号的频率。参见图8，其为中心调制三角波改变调制范围后的效果图，当η和m值改变的时候范围变大时，则幅值变小，从而使得EMI的值降的更低，但导致的结果是输出时钟的晃动(jitter)更大，因此在实际应用过程中用户可以综合EMI的值和时钟jitter选择合适的η和m的值，以达到最佳效果。当然，所述三角波信号还可以为如图9所示的任意调制三角波，其调制效果如图10所示,调制前输出时钟信号的频率f = k。所谓的任意调制指的是调制后的频率f范围:n〈f〈m，其中η和m的值都是可以在允许的范围任意取的，因此可以根据用户需要任意控制输出时钟信号频率的范围，从而可以更好的更精准的控制EMI的值。还有就是在后端芯片绕线的时候可以利用任意调制来避免一些绕线的困难。比如如果向上调制的最大值过大，在绕线的时候会绕不下去，可以通过任意调制将最大值减小从而使得绕线顺利进行。
[0054]当然可以理解的是，本申请上述方法中，所述三角波信号只是最具有代表性的一类波形信号，除了所述三角波外还可以采用其他波对所述锁相环参数的小数部分进行展频，例如正弦波、余弦波等。
[0055]图11为本申请实施例公开的一种时钟信号输出电路的结构图。
[0056]可以理解的是，对应于上述方法，本申请还公开了一种与上述方法相对应的时钟信号输出电路，两者可相互借鉴，参见图11，该电路包括:
[0057]三角波信号发生器1，用于输出三角波信号；
[0058]第一加法器2，用于获取所述三角波信号发生器输出的三角波信号和锁相环参数的小数部分FRAC，并依据所述三角波信号对所述锁相环参数的小数部分FRAC进行展频，得到展频后的锁相环参数的小数部分frac_sum和进位carry ；
[0059]第二加法器3，用于获取锁相环参数的整数部分INT和所述第一加法器2输出的进位carry,将所述进位carry与所述锁相环参数的整数部分INT进行叠加,得到叠加后的锁相环参数的整数部分int_sum ；
[0060]锁相环4(PLL)，用于获取并将所述展频后的锁相环参数的小数部分fraC_sum和叠加后得到的整数部分int_sum进行叠加，得到倍频参数，依据倍频参数对获取到的参考时钟Refernce clock进行倍频,输出时钟信号。
[0061]与上述方法相对应，所述三角波信号发生器I可以为用于输出向上调制三角波的三角波信号发生器或用于输出向下调制三角波的三角波信号发生器或用于输出中心调制三角波的三角波信号发生器或用于输出任意调制三角波的三角波信号发生器。
[0062]当然，所述三角波信号发生器也可以采用正弦波信号发生器、余弦波信号发生器等代替。
[0063]此外还需要说明的是，利用本申请上述实施例公开的方法或电路的时钟信号发生器以及用于该时钟信号发生器的电器设备均在本申请的公开范围之内。
[0064]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0065]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0066]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种时钟信号输出方法，其特征在于，包括: 获取锁相环参数、参考时钟和三角波信号，所述锁相环参数包括整数部分和小数部分； 依据三角波信号对所述锁相环参数的小数部分进行展频，使的锁相环参数的小数部分呈二角波变化； 将所述锁相环的小数部分进行展频后得到的进位与所述锁相环的整数部分叠加； 将展频后得到的锁相环的小数部分与叠加后的整数部分相叠加，得到倍频参数； 依据所述倍频参数对所述参考时钟进行倍频，输出时钟信号。
2.根据权利要求1所述的时钟信号输出方法，其特征在于，对所述锁相环参数的小数部分进行展频，包括: 采用向上调制三角波对所述锁相环参数的小数部分进行展频。
3.根据权利要求1所述的时钟信号输出方法，其特征在于，对所述锁相环参数的小数部分进行展频，包括: 采用向下调制三角波对所述锁相环参数的小数部分进行展频。
4.根据权利要求1所述的时钟信号输出方法，其特征在于，对所述锁相环参数的小数部分进行展频，包括: 采用中心调制三角波对所述锁相环参数的小数部分进行展频。
5.根据权利要求1所述的时钟信号输出方法，其特征在于，对所述锁相环参数的小数部分进行展频，包括: 采用任意调制三角波对所述锁相环参数的小数部分进行展频。
6.—种时钟信号输出电路,其特征在于,包括: 三角波信号发生器，用于输出三角波信号； 第一加法器，用于获取所述三角波信号发生器输出的三角波信号和锁相环参数的小数部分，并依据所述三角波信号对所述锁相环参数的小数部分进行展频，得到展频后的锁相环参数的小数部分和进位； 第二加法器，用于获取锁相环参数的整数部分和所述第一加法器输出的进位，将所述进位与所述锁相环参数的整数部分进行叠加，得到叠加后的锁相环参数的整数部分； 锁相环，用于获取所述展频后的锁相环参数的小数部分和叠加后得到的整数部分进行叠加，得到倍频参数，依据倍频参数对获取到的参考时钟进行倍频，输出时钟信号。
7.根据权利要求6所述的时钟信号输出电路，其特征在于，包括: 所述三角波信号发生器为用于输出向上调制三角波的三角波信号发生器。
8.根据权利要求6所述的时钟信号输出电路，其特征在于，包括: 所述三角波信号发生器为用于输出向下调制三角波的三角波信号发生器。
9.根据权利要求6所述的时钟信号输出电路，其特征在于，包括: 所述三角波信号发生器为用于输出中心调制三角波的三角波信号发生器。
10.根据权利要求6所述的时钟信号输出电路，其特征在于，包括: 所述三角波信号发生器为用于输出任意调制三角波的三角波信号发生器。
【文档编号】H03L7/08GK104378108SQ201410736566
【公开日】2015年2月25日 申请日期:2014年12月4日 优先权日:2014年12月4日
【发明者】陈俊 申请人:龙迅半导体科技(合肥)有限公司