一种可编程芯片的输出电平兼容电路的制作方法
【专利摘要】本实用新型公开了一种可编程芯片的输出电平兼容电路，连接在可编程的芯片引脚和可编程芯片的寄存器之间，包括相互连接的传输门电路、第一反相器N1、第二反相器N2、第一PMOS管M1、第二NPOS管M2和第三PMOS管M3，本实用新型的可编程芯片的输出电平兼容电路，连接在芯片引脚和芯片寄存器之间，通过向芯片寄存器中写入0或者1，控制输出芯片引脚的高电平为3.3V或者5V，实现输出端口高电平值的切换，避免了相对复杂的外部电平转换电路，符合电路的体积越来越小、集成度越来越高的发展趋势，具有良好的应用前景。
【专利说明】-种可编程芯片的输出电平兼容电路
【技术领域】
[0001] 本实用新型涉及一种可编程芯片的输出电平兼容电路，属于电子【技术领域】。
【背景技术】
[0002] 随着电子技术的飞速发展，可编程芯片的性能迅速提高，种类不断增多。由于不同 外设模块的工作电压不同，带来了可编程芯片GPI0(通用输入输出端口）与外设模块之间 电平不兼容的问题，比如，可编程芯片的引脚输出电压为3. 3V、外设模块驱动电压为5V为 例，现在的普遍解决方案为，采用外接电平转换芯片或晶体管上拉的方法解决电平不兼容 问题，这样会导致电路的面积相对较大，不符合电路体积小、集成度高的发展趋势，而且，制 作成本高。 实用新型内容
[0003] 本实用新型的目的是克服可编程芯片的GPI0(通用输入输出端口）与外设模块之 间电平不兼容的问题。本实用新型的可编程芯片的输出电平兼容电路，连接在芯片引脚和 芯片寄存器之间，控制芯片引脚的输出高电平为3. 3V或者5V，实现输出端口高电平值的切 换，避免了相对复杂的外部电平转换电路，符合电路的体积越来越小、集成度越来越高的发 展趋势，具有良好的应用前景。
[0004] 为了达到上述目的，本发明采用的技术方案为：
[0005] -种可编程芯片的输出电平兼容电路，其特征在于：连接在可编程的芯片引脚和 可编程芯片的寄存器之间，包括传输门电路、第一反相器N1、第二反相器N2、第一 PM0S管 Ml、第二NP0S管M2和第三PM0S管M3,所述第一反相器N1、第二反相器N2的输入端分别与 可编程芯片内寄存器的电平控制端口、数据端口相连接，所述第一反相器N1的输出端与第 一 PM0S管Ml、第二NP0S管M2的栅极相连接，所述第一 PM0S管Ml、第二NP0S管M2的漏极 相连接，所述第一 PM0S管Ml的源极外接5V电压，所述第一 PM0S管Ml的源极外接3. 3V电 压，所述第一 PM0S管Ml、第二NP0S管M2的漏极连接处与可编程芯片的芯片引脚相连接，所 述第二反相器N2的输出端与传输门电路的一端相连接，所述传输门电路的另一端与第二 反相器N2的输入端相连接，所述可编程芯片内寄存器的数据端口还与第三PM0S管M3的栅 极相连接，所述第三PM0S管M3的漏极与地相连接，所述第三PM0S管M3的源极与可编程芯 片的芯片引脚相连接。
[0006] 前述的一种可编程芯片的输出电平兼容电路，其特征在于：所述传输门电路包括 对称连接的第四M0S管M4、第五M0S管M5,所述第五M0S管M5的栅极与第二反相器N2的 输出端相连接，所述第四M0S管M4的栅极与第二反相器N2的输入端相连接。
[0007] 前述的一种可编程芯片的输出电平兼容电路，其特征在于：所述电平控制端口为 可编程芯片内的电平控制寄存器的输出端，所述数据端口为可编程芯片内的端口数据寄存 器的输出端。
[0008] 本实用新型的有益效果是：本实用新型的可编程芯片的输出电平兼容电路，连接 在芯片引脚和芯片寄存器之间，通过向芯片寄存器中写入0或者1，控制输出芯片引脚的高 电平为3. 3V或者5V，实现输出端口高电平值的切换，避免了相对复杂的外部电平转换电 路，符合电路的体积越来越小、集成度越来越高的发展趋势，具有良好的应用前景。
【专利附图】
【附图说明】
[0009] 图1是本实用新型的可编程芯片的输出电平兼容电路的电路图。
[0010] 图2是本实用新型的电平控制寄存器的结构框图。
[0011] 图3是本实用新型的端口数据寄存器的结构框图。
【具体实施方式】
[0012] 下面将结合说明书附图，对本实用新型作进一步说明。以下实施例仅用于更加清 楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。
[0013] 如图1所示，一种可编程芯片的输出电平兼容电路，连接在可编程的芯片引脚和 可编程芯片的寄存器之间，包括传输门电路、第一反相器Ν1、第二反相器Ν2、第一 PMOS管 Ml、第二NPOS管M2和第三PMOS管M3,所述第一反相器Ν1、第二反相器Ν2的输入端分别与 可编程芯片内寄存器的电平控制端口、数据端口相连接，所述第一反相器N1的输出端与第 一 PMOS管Ml、第二NPOS管M2的栅极相连接，所述第一 PMOS管Ml、第二NPOS管M2的漏极 相连接，所述第一 PM0S管Ml的源极外接5V电压，所述第一 PM0S管Ml的源极外接3. 3V电 压，所述第一 PM0S管Ml、第二NP0S管M2的漏极连接处与可编程芯片的芯片引脚相连接，所 述第二反相器N2的输出端与传输门电路的一端相连接，所述传输门电路的另一端与第二 反相器N2的输入端相连接，所述可编程芯片内寄存器的数据端口还与第三PM0S管M3的栅 极相连接，所述第三PM0S管M3的漏极与地相连接，所述第三PM0S管M3的源极与可编程芯 片的芯片引脚相连接。
[0014] 所述传输门电路包括对称连接的第四M0S管M4、第五M0S管M5,所述第五M0S管 M5的栅极与第二反相器N2的输出端相连接，所述第四M0S管M4的栅极与第二反相器N2的 输入端相连接。
[0015] 如图2所示，所述电平控制端口为可编程芯片内的电平控制寄存器（16位的寄存 器，既可拓展为32位、64位寄存器，也可缩减为8位寄存器)的输出端，如图3所示，所述数 据端口为可编程芯片内的端口数据寄存器（16位的寄存器，既可拓展为32位、64位寄存器， 也可缩减为8位寄存器）的输出端。
[0016] 本实用新型的可编程芯片的输出电平兼容电路的工作过程如下，
[0017] 当用户无需电平兼容功能时，只需单独采用3. 3V供电，可编程芯片仍可实现3. 3V 供电的系统所有功能；当用户需要电平兼容的功能时，则可编程芯片采用双电源，即3. 3V 和5V供电，当用户向端口数据寄存器各数据位中写入0时，此时可编程芯片的GPI0(通用 输入输出芯片引脚）输出为低电平，此时M4和M5构成的传输门截止，M3导通，则引脚输出 为低电平；当用户向端口数据寄存器中写入1时，此时M3截止，由M4和M5构成的传输门导 通，此时若电平控制寄存器的数据为0,经过反相器N1，则M2管导通，Ml截止，此时可编程 芯片的芯片引脚（GPI0)输出的高电平为3. 3V，若电平控制寄存器的数据为1，经过反相器 N1，则M2管截止，Ml管导通，此时可编程芯片的GPI0输出的高电平为5V，最终实现向电平 控制寄存器中写入0或者1控制可编程芯片的芯片引脚（GPIO)输出的高电平为3. 3V或者 5V，从而简化了外设电路的设计。
[0018] 综上所述，本实用新型的可编程芯片的输出电平兼容电路，连接在芯片引脚和芯 片寄存器之间，通过向芯片寄存器中写入0或者1，控制输出芯片引脚的高电平为3. 3V或者 5V，实现输出端口高电平值的切换，避免了相对复杂的外部电平转换电路，符合电路的体积 越来越小、集成度越来越高的发展趋势，具有良好的应用前景。
[0019] 以上显示和描述了本实用新型的基本原理、主要特征及优点。本行业的技术人员 应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本 实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化 和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围 由所附的权利要求书及其等效物界定。
【权利要求】
1. 一种可编程芯片的输出电平兼容电路，其特征在于：连接在可编程的芯片引脚和可 编程芯片的寄存器之间，包括传输门电路、第一反相器N1、第二反相器N2、第一 PMOS管Ml、 第二NPOS管M2和第三PMOS管M3,所述第一反相器N1、第二反相器N2的输入端分别与可 编程芯片内寄存器的电平控制端口、数据端口相连接，所述第一反相器N1的输出端与第一 PMOS管Ml、第二NPOS管M2的栅极相连接，所述第一 PMOS管Ml、第二NPOS管M2的漏极相 连接，所述第一 PMOS管Ml的源极外接5V电压，所述第一 PMOS管Ml的源极外接3. 3V电压， 所述第一 PMOS管Ml、第二NPOS管M2的漏极连接处与可编程芯片的芯片引脚相连接，所述 第二反相器N2的输出端与传输门电路的一端相连接，所述传输门电路的另一端与第二反 相器N2的输入端相连接，所述可编程芯片内寄存器的数据端口还与第三PMOS管M3的栅极 相连接，所述第三PMOS管M3的漏极与地相连接，所述第三PMOS管M3的源极与可编程芯片 的芯片引脚相连接。
2. 根据权利要求1所述的一种可编程芯片的输出电平兼容电路，其特征在于：所述传 输门电路包括对称连接的第四M0S管M4、第五M0S管M5,所述第五M0S管M5的栅极与第二 反相器N2的输出端相连接，所述第四M0S管M4的栅极与第二反相器N2的输入端相连接。
3. 根据权利要求1所述的一种可编程芯片的输出电平兼容电路，其特征在于：所述电 平控制端口为可编程芯片内的电平控制寄存器的输出端，所述数据端口为可编程芯片内的 端口数据寄存器的输出端。
【文档编号】H03K19/0175GK203911896SQ201420338711
【公开日】2014年10月29日 申请日期:2014年6月24日 优先权日:2014年6月24日
【发明者】饶磊, 邱宇, 韩光洁, 盛蕴 申请人:河海大学常州校区