一种具有恒定差分输出电压的mlvds驱动器的制造方法
【专利摘要】本实用新型公开了一种具有恒定差分输出电压的MLVDS驱动器，它包括输出级电路、高电平采样电路、低电平采样电路、差分输出电压采样电路和误差放大电路，输出级的输出端连接了高、低电平采样电路，高、低电平采样电路的输出连接到差分输出电压采样电路，差分输出电压采样电路的输出与误差放大器连接，误差放大器的输出与输出级电路连接。本实用新型提供一种具有恒定差分输出电压的MLVDS驱动器，该驱动器能够对输出的差分电压的高低电平进行采样并作差后得到差分输出电压，通过差分输出电压与基准电压进行比较后调整输出电流，进而稳定差分输出电压。
【专利说明】一种具有恒定差分输出电压的MLVDS驱动器
【技术领域】
[0001]本实用新型涉及一种MLVDS驱动器，特别是一种具有恒定差分输出电压的MLVDS驱动器。
【背景技术】
[0002]LVDS技术以低功耗、高传输速率和抗干扰性能等优点，逐渐成为通信技术中的热门技术之一，然后再多点(Mult1-Point)应用中遇到了问题。LVDS总线无法像RS-485总线一样，使多个网络节点互连在一起组成一个通讯网络，而RS-485总线技术的速度和功耗也限制了其在高速总线系统的应该，因为多点LVDS即MLVDS应运而生，并在2002年发布了MLVDS行业标准TIA/EIA-899。MLVDS驱动器需要满足差分电压摆幅为480mV?650mV，共模电压范围0.3疒2.1V等要求，因此对驱动器的要求是有足够的驱动能力来驱动多路负载，同时要能承受由于单板热插拔所引起的物理总线上负载的变化。
【发明内容】
[0003]本实用新型的目的在于克服现有技术的不足，提供一种具有恒定差分输出电压的MLVDS驱动器，该驱动器能够对输出的差分电压的高低电平进行采样并作差后得到差分输出电压，通过差分输出电压与基准电压进行比较后调整输出电流，进而稳定差分输出电压。
[0004]本实用新型的目的是通过以下技术方案来实现的:一种具有恒定差分输出电压的MLVDS驱动器，它包括输出级电路、高电平采样电路、低电平采样电路、差分输出电压采样电路和误差放大电路，输出级的输出端连接了高、低电平采样电路，高、低电平采样电路的输出连接到差分输出电压采样电路，差分输出电压采样电路的输出与误差放大器连接，误差放大器的输出与输出级电路连接，所述的输出级电路输出相位相反的差分信号；所述的低电平采样电路采样差分信号的低电平，所述的高电平采样电路采样差分信号的高电平，所述的差分输出采样电路对采样到的高、低电平作差得到差分输出电压。
[0005]所述的输出级电路的负输出端还连接有开关管MP1，输出级电路的正输出端还连接有开关管MP2，输出级的正负输出端之间通过串联的电阻Rl和电阻R2连接，所述的误差放大器还与一个参考电压连接。
[0006]所述的输出级电路包括驱动管MP3、MP4、丽I和丽2，其中MP3、丽I的栅极和MP4、丽2的栅极分别接收到来自前级的差分信号INN和INP，输出相位相反的低压差分信号OUTP, OUTN，MPO管输入级电压为误差放大器的输出电压VEA，调整输出级电路的驱动电流，MPO管的输出连接电阻R3和R4，为输出的低压差分信号提供稳定的共模电平。
[0007]所述的低电平采样电路中的MP5、MP6输入端接驱动器输出级输出的低压差分信号OUTN、OUTP,误差放大器EAl的正输入端与MP5、MP6连接，负输入端经过电阻R5与电压VDD连接，MP5、MP6之间通过R6与电压VDD连接，误差放大器EAl的输出端与MP7管连接同时输出低电平信号VL，MP7管一端与R5连接，一端与MP5、MP6共同接地。
[0008]所述的高电平采样电路中的丽3、MN4的输入端接驱动器输出级输出的低电压差分信号OUTN、OUTP,误差放大器EA2的正输入端与丽3、MN4连接，负输入端经过R7接地，丽3、MN4之间经过电阻R8接地，误差放大器EA2的输出端与MNO连接，同时输出高电平电压VH，MNO管的一端与R7连接，另一端与丽3、MN4共同连接电压VDD。
[0009]所述的差分输出采样电路中的OMPl的正输入端连接高电平采样电路输出的高电平VH，0MP2的正输入端连接低电平采样电路输出的低电平VL，OMPl的输出分别与MP7和MP8连接，OMPl的负输入端与MP7的一端连接，MP7和MP8共同连接电压VDD，0MP2的输出端与丽5连接，0MP2的负输入端与丽5的一端连接，丽5的另一端接地，丽5与MP7之间连接有电阻R10，MP8的另一端经过电阻R9输出差分电压V0D。
[0010]本实用新型的有益效果是:本实用新型提供一种具有恒定差分输出电压的MLVDS驱动器，该驱动器能够对输出的差分电压的高低电平进行采样并作差后得到差分输出电压，通过差分输出电压与基准电压进行比较后调整输出电流，进而稳定差分输出电压。
【专利附图】
【附图说明】
[0011]图1为具有恒定差分输出电压的MLVDS驱动器电路具体模块框图；
[0012]图2为驱动器输出级结构图；
[0013]图3为低电平采样电路图；
[0014]图4为高电平采样电路图；
[0015]图5为差分输出电压采样电路图。
【具体实施方式】
[0016]下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
[0017]如图1所示，一种具有恒定差分输出电压的MLVDS驱动器，它包括输出级电路、高电平采样电路、低电平采样电路、差分输出电压采样电路和误差放大电路，输出级的输出端连接了高、低电平采样电路，高、低电平采样电路的输出连接到差分输出电压采样电路，差分输出电压米样电路的输出与误差放大器连接，误差放大器的输出与输出级电路连接，所述的输出级电路输出相位相反的差分信号；所述的低电平采样电路采样差分信号的低电平，所述的高电平采样电路采样差分信号的高电平，所述的差分输出采样电路对采样到的高、低电平作差得到差分输出电压。
[0018]所述的输出级电路的负输出端还连接有开关管MP1，输出级电路的正输出端还连接有开关管MP2，输出级的正负输出端之间通过串联的电阻Rl和电阻R2连接，所述的误差放大器还与一个参考电压连接。
[0019]利用图1的驱动器输出级电路输出相位相反的低压差分信号，然后通过高电平采样电路与低电平采样电路得到低压差分信号的高、低电平，对高低电平作差之后得到差分输出电压即V0D，差分输出电压在误差放大器里与基准电压进行比较，当差分输出电压大于基准电压时，误差放大器的输出使得输出级的驱动电流减小，进而减小V0D;当差分输出电压小于基准电压时，输出级的驱动电流增大，VOD增大。其中，MP1、MP2作为开关管，当使能信号EN为低时，输出端OUTN和OUTP接到总线上，驱动器正常工作；当EN为高时，驱动器没有输出连接到总线。
[0020]如图2所示，所述的输出级电路包括驱动管MP3、MP4、丽I和丽2，其中MP3、丽I的栅极和MP4、MN2的栅极分别接收到来自前级的差分信号INN和INP，输出相位相反的低压差分信号OUTP、OUTN，MPO管输入级电压为误差放大器的输出电压VEA，调整输出级电路的驱动电流，改变差分输出电压VOD，进而改变输出差分信号的高低电平，MPO管的输出连接电阻R3和R4，为输出的低压差分信号提供稳定的共模电平。
[0021]如图3所示，所述的低电平采样电路中的MP5、MP6输入端接驱动器输出级输出的低压差分信号OUTN、OUTP,误差放大器EAl的正输入端与MP5、MP6连接，负输入端经过电阻R5与电压VDD连接，MP5、MP6之间通过R6与电压VDD连接，误差放大器EAl的输出端与MP7管连接同时输出低电平信号VL，MP7管一端与R5连接，一端与MP5、MP6共同接地。当OUTN=VH, OUTP=VL 时，MP5 管关断，MP6 管开启；当 0UTN=VL，OUTP=VH 时，MP6 管关断，MP5管开启，即MP5、MP6管不同时开启。在图3中，MP5、MP6、MP7三个管子的尺寸相等，电阻R5=R6，误差放大器EAl使得其正负输入端电压相等，因此MP7的输入端电压等于MP6的输入端电压，即低电平电压VL。
[0022]如图4所示，所述的高电平采样电路中的丽3、MN4的输入端接驱动器输出级输出的低电压差分信号0UTN、0UTP，误差放大器EA2的正输入端与MN3、MN4连接，负输入端经过R7接地，丽3、MN4之间经过电阻R8接地，误差放大器EA2的输出端与MNO连接，同时输出高电平电压VH，MNO管的一端与R7连接，另一端与丽3、MN4共同连接电压VDD。当OUTN=VH,OUTP=VL,此时MN3管关断，MN4管开启；当0UTN=VL，OUTP=VH,此时MN4管关断，MN3管开启，即MN3、MN4管不同时开启。在图4中，MN3、MN4、MN0三个管子的尺寸相等，电阻R7=R8，误差放大器EA2使得其正负电压相等，因此MNO的输入端电压等于MN4的输入端电压，即高电平电压VH。
[0023]如图5所示，所述的差分输出采样电路中的OMPl的正输入端连接高电平采样电路输出的高电平VH，0MP2的正输入端连接低电平采样电路输出的低电平VL，OMPl的输出分别与MP7和MP8连接，OMPl的负输入端与MP7的一端连接，MP7和MP8共同连接电压VDD，0MP2的输出端与丽5连接，0MP2的负输入端与丽5的一端连接，丽5的另一端接地，丽5与MP7之间连接有电阻R10，MP8的另一端经过电阻R9输出差分电压VOD。0MP1、0MP2为运算放大器，其中，OMPl使得A点电压等于高电平电压VH，0MP2使得B点电压等于低电平电压VL, VH-VL= R10*I，设计中，MP7与MP8尺寸相等，同时电阻RlO等于Rl I，因此流过RlO的电流等于流过Rll的电流，因此输出电压V0D=I*R11，因此V0D=VH-VL。
【权利要求】
1.一种具有恒定差分输出电压的MLVDS驱动器，其特征在于:它包括输出级电路、高电平采样电路、低电平采样电路、差分输出电压采样电路和误差放大电路，输出级的输出端连接了高、低电平采样电路，高、低电平采样电路的输出连接到差分输出电压采样电路，差分输出电压采样电路的输出与误差放大器连接，误差放大器的输出与输出级电路连接，所述的输出级电路输出相位相反的差分信号；所述的低电平采样电路采样差分信号的低电平，所述的高电平采样电路采样差分信号的高电平，所述的差分输出采样电路对采样到的高、低电平作差得到差分输出电压。
2.根据权利要求1所述的一种具有恒定差分输出电压的MLVDS驱动器，其特征在于:所述的输出级电路的负输出端还连接有开关管MP1，输出级电路的正输出端还连接有开关管MP2，输出级的正负输出端之间通过串联的电阻Rl和电阻R2连接，所述的误差放大器还与一个参考电压连接。
3.根据权利要求1所述的一种具有恒定差分输出电压的MLVDS驱动器，其特征在于:所述的输出级电路包括驱动管MP3、MP4、丽I和丽2，其中MP3、丽I的栅极和MP4、丽2的栅极分别接收到来自前级的差分信号INN和INP，输出相位相反的低压差分信号OUTP、OUTN，MPO管输入级电压为误差放大器的输出电压VEA，调整输出级电路的驱动电流，MPO管的输出连接电阻R3和R4，为输出的低压差分信号提供稳定的共模电平。
4.根据权利要求1所述的一种具有恒定差分输出电压的MLVDS驱动器，其特征在于:所述的低电平采样电路中的MP5、MP6输入端接驱动器输出级输出的低压差分信号OUTN、OUTP,误差放大器EAl的正输入端与MP5、MP6连接，负输入端经过电阻R5与电压VDD连接，MP5、MP6之间通过R6与电压VDD连接，误差放大器EAl的输出端与MP7管连接同时输出低电平信号VL，MP7管一端与R5连接，一端与MP5、MP6共同接地。
5.根据权利要求1所述的一种具有恒定差分输出电压的MLVDS驱动器，其特征在于:所述的高电平米样电路中的丽3、MN4的输入端接驱动器输出级输出的低电压差分信号OUTN、OUTP,误差放大器EA2的正输入端与丽3、MN4连接，负输入端经过R7接地，丽3、MN4之间经过电阻R8接地，误差放大器EA2的输出端与MNO连接，同时输出高电平电压VH，MNO管的一端与R7连接，另一端与丽3、MN4共同连接电压VDD。
6.根据权利要求1所述的一种具有恒定差分输出电压的MLVDS驱动器，其特征在于:所述的差分输出采样电路中的OMPl的正输入端连接高电平采样电路输出的高电平VH，0MP2的正输入端连接低电平采样电路输出的低电平VL，OMPl的输出分别与MP7和MP8连接，OMPl的负输入端与MP7的一端连接，MP7和MP8共同连接电压VDD，0MP2的输出端与丽5连接，0MP2的负输入端与丽5的一端连接，丽5的另一端接地，丽5与MP7之间连接有电阻R1, MP8的另一端经过电阻R9输出差分电压V0D。
【文档编号】H03K17/56GK204206141SQ201420717838
【公开日】2015年3月11日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】王会影, 戴广豪 申请人:成都振芯科技股份有限公司