差分输出电路和通信装置的制作方法

专利名称：差分输出电路和通信装置的制作方法
技术领域：
本发明涉及一种以差分方式使用电流镜像电路的差分输出电路以及使用该差分输出电路的通信装置。
背景技术：
图1是表示以差分方式使用电流镜像电路的普通差分输出电路的示例性结构的图。 如图1所示，差分输出电路1包括p沟道MOS (PMOS)晶体管Ql Q4、电流源11和12、偏置电源VB以及负载电阻器Rloadl和Rload2。在图1中，CI和C2分别表示电容器。
在这些构件中，第一电流镜像电路CM1由PMOS晶体管Ql和Q2、电流源11、负载电阻器Rloadl以及电容器CI构成。相比而言，第二电流镜像电路CM2由PMOS晶体管Q3和Q4、电流源12、负载电阻器Rload2以及电容器C2构成。在各个PMOS晶体管Ql和Q3中，栅极和漏极以二极管的形式彼此连接。 在差分输出电路l中，当第一电流镜像电路CM1的主电流IinP增加或减小时，晶体管Q1的栅极G1的电压变化可以由晶体管Q1的二极管差分电阻和栅极G1的电容器C1确定。例如，由于二极管差分电阻在通过较大电流偏置的状态下较小，所以栅极电压在该状态下的变化迅速，那么从晶体管Q2的输出的变化也变得迅速。相反，二极管差分电阻在通过较小电流偏置的状态下较高，因而栅极电位和从电流的变化缓慢。 但是，当电流变化显著时，电流递增变化时从电流的变化与电流递减变化时从电流的变化是不对称的。因此，即使使用两个电流镜像来提供差分电流信号给主电流，从电流的变化也会导致由差分对称扰动引起的共模噪声。 图2是表示当负载电阻器与从输出相连时获得的典型差分输出的图。示出了差分输出的平均电压或共模分量。这种噪声的缺点在于当远距离传输差分信号时容易产生辐射。此外，当另外的共模信号异步叠加在差分信号上时，缺点在于，在差分电流镜像的输出变化下的共模分量变成噪声并干扰通信。

发明内容
因此，期望提供一种能够防止产生共模噪声的差分输出电路以及使用该差分输出
电路的通信装置。 根据本发明的第一实施例，提供一种差分输出电路，其至少包括第一电流镜像电路、第二电流镜像电路、一端彼此相连的第一负载电阻器和第二负载电阻器以及偏置电源，所述偏置电源将所述第一负载电阻器的端部和所述第二负载电阻器的端部之间的连接节点偏置为预定电位。在该差分输出电路中，所述第一电流镜像电路包括第一主晶体管，其栅极和漏极相连；第一电流源，其与所述第一主晶体管的漏极相连；第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及第一电压跟随器，其将所述第一主晶体管的栅极电压供给到所述第一从晶体管的栅极，在所述第一电压跟随器中，上升时的转换速率等于下降时的转换速率。此外，所述第二电流镜像电路包括第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的漏极相连；第二从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及第二电压跟随器，其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅极，在所述第二电压跟随器中，上升时的转换速率等于下降时的转换速率。 根据本发明的第二实施例，提供一种差分输出电路，其包括一端彼此相连的第一负载电阻器和第二负载电阻器；以及偏置电源，其将所述第一负载电阻器的端部和所述第二负载电阻器的端部之间的连接节点偏置为预定电位。所述差分输出电路还包括栅极驱动电路；第一主晶体管，其栅极和漏极相连；第一电流源，其与所述第一主晶体管的漏极相连；第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的漏极相连；以及第二从晶体管，其漏极与所述第二负载电阻器的另一端相连。在所述差分输出电路中，来自所述第一主晶体管和所述第二主晶体管的栅极电压被供给到所述栅极驱动电路。此外，所述第一从晶体管和所述第二从晶体管的栅极电压被设定上钳位电平和下钳位电平。另外，电压被以预定转换速率从一个所述钳位电平变为另一个所述钳位电平。另外，所述电压被供给到所述第一从晶体管的栅极和所述第二从晶体管的栅极。此外，利用所述第一主晶体管和所述第一从晶体管形成电流镜像，利用所述第二主晶体管和所述第二从晶体管形成电流镜像。可选的，利用所述第一主晶体管和所述第二从晶体管形成电流镜像，利用所述第二主晶体管和所述第一从晶体管形成电流镜像。 根据本发明的第三实施例，提供一种通信装置，其包括布置在差分传输线的两端侧的多个发射器。在该通信装置中，各个所述发射器包括能够将差分输出供给到所述差分传输线的差分输出电路。这里，所述差分输出电路至少包括第一电流镜像电路；第二电流镜像电路；一端彼此相连的第一负载电阻器和第二负载电阻器；以及偏置电源，其将所述第一负载电阻器的端部和所述第二负载电阻器的端部之间的连接节点偏置为预定电位。在所述通信装置中，所述第一电流镜像电路包括第一主晶体管，其栅极和漏极相连；第一电流源，其与所述第一主晶体管的漏极相连；第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及第一电压跟随器，其将所述第一主晶体管的栅极电压供给到所述第一从晶体管的栅极。这里，在上升时的转换速率等于下降时的转换速率。此外，所述第二电流镜像电路包括第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的漏极相连；第二从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及第二电压跟随器，其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅极，在所述第二电压跟随器中，上升时的转换速率等于下降时的转换速率。 根据本发明的第四实施例，提供一种通信装置，其包括布置在差分传输线的两端侧的多个发射器。这里，各个所述发射器包括能够将差分输出供给到所述差分传输线的差分输出电路。在所述差分传输中，所述差分输出电路包括一端彼此相连的第一负载电阻器第二负载电阻器；偏置电源，其将所述第一负载电阻器的端部和所述第二负载电阻器的
端部之间的连接节点偏置为预定电位；栅极驱动电路；第一主晶体管，其栅极和漏极相连；
第一电流源，其与所述第一主晶体管的漏极相连；第一从晶体管，其漏极与所述第一负载电
阻器的另一端相连；第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体
管的漏极相连；以及第二从晶体管，其漏极与所述第二负载电阻器的另一端相连。这里，所
述通信装置作用如下首先，来自所述第一主晶体管和所述第二主晶体管的栅极电压被供
给到所述栅极驱动电路，然后所述第一从晶体管和所述第二从晶体管的栅极电压被设定上
钳位电平和下钳位电平。此外，电压被以预定转换速率从一个所述钳位电平变为另一个所
述钳位电平。另外，所述电压被供给到所述第一从晶体管的栅极和所述第二从晶体管的栅
极。此外，利用所述第一主晶体管和所述第一从晶体管形成电流镜像，利用所述第二主晶体
管和所述第二从晶体管形成电流镜像。可选的，利用所述第一主晶体管和所述第二从晶体
管形成电流镜像，利用所述第二主晶体管和所述第一从晶体管形成电流镜像。 根据本发明上述实施例中的任一个，例如在电流镜像电路中，主晶体管的栅极电
压通过上升时的转换速率等于下降时的转换速率的电压跟随器被提供给从晶体管的栅极。
因而，当主电流增大或减小时，从电流的递增变化和从电流的递减变化彼此对称。如果以差
分方式使用电流镜像，那么即使在这些变化中也不会产生共模噪声。


图1是表示以差分方式使用电流镜像电路的普通差分输出电路的示例性结构的 图； 图2是表示普通差分输出电路的典型输出波形的图； 图3是表示本发明第一实施例的差分输出电路的示例性结构的电路图； 图4是表示本发明第二实施例的差分输出电路的示例性结构的电路图； 图5是表示本发明第三实施例的差分输出电路的示例性结构的电路图； 图6是表示本发明第四实施例的差分输出电路的示例性结构的电路图； 图7是表示本发明第五实施例的差分输出电路的示例性结构的电路图； 图8是表示本发明第六实施例的差分输出电路的示例性结构的电路图； 图9是表示本发明第七实施例的通信装置的示例性结构的电路图； 图10是表示本发明第八实施例的通信装置的示例性结构的电路图； 图11是表示本发明第九实施例的通信装置的示例性结构的电路图； 图12是表示本发明第十实施例的通信装置的示例性结构的电路图； 图13是表示本发明第十一实施例的通信装置的示例性结构的电路图；以及 图14A和图14B是表示本发明第十二实施例的通信系统的终端电路的示例性结构
的电路图。
具体实施例方式以下参照附图按以下顺序说明本发明的各实施例
1.第一实施例(差分输出电路的第一示例性结构)；
2.第二实施例(差分输出电路的第二示例性结构)；
3.第三实施例(差分输出电路的第三示例性结构)；
4.第四实施例(差分输出电路的第四示例性结构)；
5.第五实施例(差分输出电路的第五示例性结构)；
6.第六实施例(差分输出电路的第六示例性结构)；
7.第七实施例(通信装置的第一示例性结构)；
8.第八实施例(通信装置的第二示例性结构)；
9.第九实施例(通信装置的第三示例性结构)；
10.第十实施例(通信装置的第四示例性结构)；
11.第十一实施例(通信装置的第五示例性结构)；以及
12.第十二实施例(终端电路的示例性结构)。
1.第一实施例 图3是表示本发明第一实施例的差分输出电路的示例性结构的电路图。
差分输出电路10包括第一电流镜像电路11、第二电流镜像电路12以及一端相互 连接的第一负载电阻器Rloadll和第二负载电阻器Rloadl2。另外，差分输出电路10还包 括偏置电源VBll，因而第一负载电阻器Rloadll的一端和第二负载电阻器Rloadl2的一端 之间的连接节点ND11可以被偏置为预定的电位Vbias。 第一电流镜像电路11包括第一主晶体管Q11、第一电流源I11、第一从晶体管Q12、 第一 电压跟随器Al 1和电容器Cl 1 。 第一主晶体管Qll是PMOS晶体管，例如p沟道型(P型)的第一导电型场效应晶 体管。 第一主晶体管Qll是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管
Qll的源极与电源电压源VDD相连，并且晶体管Qll的漏极与电流源111相连。 第一从晶体管Q12是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶体
管。第一从晶体管Q12的漏极与第一负载电阻器Rloadll的另一端相连，并且该连接点形
成第一输出节点ND12。差分输出信号中的第一差分输出信号VoutP从第一输出节点ND12
输出。在第一从晶体管Q12中，源极与电源电压源VDD相连，栅极与第一电压跟随器A11的
输出相连。此外，电容器C11存在于晶体管Q12的栅极和电源电压源VDD之间。 第一电压跟随器All将第一主晶体管Qll的栅极电压供给到第一从晶体管Q12的
栅极，在该第一电压跟随器All中，上升时的转换速率(slewrate)等于下降时的转换速率。 第二电流镜像电路12包括第二主晶体管Q13、第二电流源I12、第二从晶体管Q14、
第二电压跟随器A12和电容器C12。 第二主晶体管Q13是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶 体管。第二主晶体管Q13是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管Q13 的源极与电源电压源VDD相连，并且晶体管Q13的漏极与电流源112相连。
第二从晶体管Q14是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶体 管。第二从晶体管Q14的漏极与第二负载电阻器Rload12的另一端相连，并且该连接点形 成第二输出节点ND13。差分输出信号中的第二差分输出信号VoutN从第二输出节点ND13 输出。在第二从晶体管Q14中，源极与电源电压源VDD相连，栅极与第二电压跟随器A12的 输出相连。此夕卜，电容器C12存在于晶体管Q14的栅极和电源电压源VDD之间。
第二电压跟随器A12将第二主晶体管Q13的栅极电压供给到第二从晶体管Q14的
栅极，在该第二电压跟随器A12中，上升时的转换速率等于下降时的转换速率。 这样，第一实施例的差分输出电路10被形成为由PM0S电流镜像电路构成的电流
源型输出电路。 下面以第一电流镜像电路11作为示例对本实施例的差分输出电路10的结构进行 说明。在电流镜像电路ll中，上升时的转换速率等于下降时的转换速率的电压跟随器All 布置在第一主晶体管Q11和第一从晶体管Q12之间。第一主晶体管Qll的栅极G11只具有 主电流IinP的电流源111、第一主晶体管Qll和第一电压跟随器All的寄生电容。因而，来 自电流源111的电流IinP的输出以逐级形式变化时在栅极Gll中的过渡时间远小于来自 差分输出电路10的输出的过渡时间。 在栅极Gll的输入改变之后，第一电压跟随器A11驱动第一从晶体管Q12的栅极 G12，从而使栅极G12的电位能够以恒定的转换速率跟随栅极Gll的电位。该转换速率是由 第一电压跟随器All的输出电流和栅极G12的电容确定的，而不取决于第一主晶体管Qll 的偏置状态。因此，能够以对于电流递增变化或电流递减变化相同的转换速率驱动第一从 晶体管Q12的栅极G12。 当差分电流信号通过如上所述的电压跟随器被施加到一对电流镜像电路中时，将 会产生如下现象。换言之，第一电流镜像电路11中第一从晶体管Q12的栅极G12的电压变 化和第二电流镜像电路12中第二从晶体管Q14的栅极G14的电压变化关于极性彼此反向 对称。因此，同样地，来自第一从晶体管Q12的输出电流和来自第二从晶体管Q14的输出电 流基本上彼此对称。这样，可以输出具有很少共模分量的差分信号并且差分信号的和基本 上恒定。严格来说，因为由晶体管的非线性导致的电流畸变，所以变化中的输出电流的总和 可能不会恒定。然而，与由晶体管Q11和Q12的二极管电阻的变化引起的栅极G11和G12 的非对称变化而导致的电流和的变化相比，这种变化是很小的。另外，通过在晶体管和电源 之间设置线性电阻器可以进一步减小由畸变引起的电流和的变化。 下面与图1所示的电路相比较地说明本实施例的差分输出电路10的差分电流的 互补。 在本实施例的差分输出电路10中，第一从晶体管Q12的漏极电流和第二从晶体管 Q14的漏极电流的和保持恒定。 相反，在图l所示的电路中，即使信号源电流IinP和IinN能够在良好互补性的情 况下变化，部分电流也会流入晶体管Q2和Q4之间的寄生电容中。因而，流过二极管形式连 接的主晶体管Ql和Q3的电流的瞬时值几乎不会彼此对称。因此，来自由晶体管Ql的栅极 Gl的电位控制的晶体管Q2的输出电流与来自由晶体管Q3的栅极G3的电位控制的晶体管 Q4的输出电流也几乎不会彼此对称。 另一方面，在本实施例的差分输出电路10中，寄生电容通过第一电压跟随器All 和第二电压跟随器A12的插入被分开。因此，能够使各个栅极Gll和G13的时间常数相对 于信号源电流的变化分别足够小。换言之，二极管形式连接的第一主晶体管Qll的电流的 变化和二极管形式连接的第二主晶体管Q13的电流的变化基本上完全跟随信号源电流。于 是，电流的和能够保持恒定，因而电流之间的互补能够得到保持。第一电压跟随器All根据 栅极Gll的电位重建栅极G12的电位。第二电压跟随器A12根据栅极G13的电位重建栅极G14的电位。这样，从晶体管Q12的输出电流和从晶体管Q14的输出电流能够保持它们的互 补。 根据第一实施例，有利之处在于，具有很少共模信号分量的差分信号能够被驱动，
因此，能够实现低辐射通信。 2.第二实施例 图4是表示本发明第二实施例的差分输出电路的示例性结构的电路图。 第二实施例的差分输出电路10A与第一实施例的差分输出电路10不同之处如下
与被设计为使用PM0S电流镜像的电流源型的第一实施例的差分输出电路IO相比，差分输
出电路10A被设计为极性相反的电流沉型(current-sinking type)的差分输出电路。另
外，第二实施例的差分输出电路10A与电流源121和122相连，从而将共模信号Icom分别
与差分信号IinP和IinN叠加在第一电流镜像电路IIA和第二电流镜像电路12A上。电流
源121及其连接电路形成叠加部21，电流源122及其连接电路形成叠加部22。 在图4中，为了便于理解差分输出电路10A的结构，与图3中相同的构件以相同的
附图标记表示。 第一主晶体管Q11A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应 晶体管。第一主晶体管Q11A是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管 Q11A的源极与基准电压源VSS相连，并且晶体管Q11A的漏极和栅极分别与电流源111和电 流源121相连。 第一从晶体管Q12A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶 体管。第一从晶体管Q12A的漏极与第一负载电阻器Rload11的另一端相连，并且该连接点 形成第一输出节点ND12A。在第一从晶体管Q12A中，源极与基准电压源VSS相连，栅极与第 一电压跟随器All的输出相连。此外，电容器C11存在于晶体管Q12A的栅极和基准电压源 VSS之间。 第二主晶体管Q13A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应 晶体管。第二主晶体管Q13A是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管 Q13A的源极与基准电压源VSS相连，并且晶体管Q13A的漏极和栅极分别与电流源112和电 流源122相连。 第二从晶体管Q14A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶 体管。第二从晶体管Q14A的漏极与第二负载电阻器Rloadl2的另一端相连，并且该连接点 形成第二输出节点ND13A。在第二从晶体管Q14A中，源极与基准电压源VSS相连，栅极与第 二电压跟随器A12的输出相连。此夕卜，电容器C12存在于晶体管Q14A的栅极和基准电压源 VSS之间。 在第二实施例的差分输出电路10A中，基本上，其它构件类似于第一实施例的差 分输出电路10的构件，并且可以独立地驱动差分信号和共模信号，同时能够获得与第一实 施例相同的效果。
3.第三实施例 图5是表示本发明第三实施例的差分输出电路的示例性结构的电路图。 除了以下各处之外，第三实施例的差分输出电路10B的结构与第一实施例的差分
输出电路10的结构相同除了被设计为使用PMOS电流镜像的电流源型的第一实施例的差分输出电路10之外，第三实施例的差分输出电路10B还包括与差分输出电路10并联的使 用电流沉型输出电路的推挽型(push-pull type)差分输出电路。 具体地，除了第一电流镜像电路11和第二电流镜像电路12之外，第三电流镜像电 路13与第一输出节点ND12相连，第四电流镜像电路14与第二输出节点ND13相连。
第三电流镜像电路13包括第三主晶体管Q15、第三电流源I13、第三从晶体管Q16、 第三电压跟随器A13和电容器C13。 第三主晶体管Q15是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶
体管。第三主晶体管Q15是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管Q15
的源极与基准电压源VSS相连，并且晶体管Q15的漏极与电流源113相连。 第三从晶体管Q16是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶
体管。第三从晶体管Q16的漏极与第一负载电阻器Rloadll的另一端相连，并且该连接点
形成第一输出节点ND12。差分输出信号中的差分输出信号VoutP从第一输出节点ND12输
出。在第三从晶体管Q16中，源极与基准电压源VSS相连，栅极与第三电压跟随器A13的输
出相连。此外，电容器C13存在于晶体管Q16的栅极和基准电压源VSS之间。 第三电压跟随器A13将第三主晶体管Q15的栅极电压供给到第三从晶体管Q16的
栅极，在该第三电压跟随器A13中，上升时的转换速率等于下降时的转换速率。 第四电流镜像电路14包括第四主晶体管Q17、第四电流源I14、第四从晶体管Q18、
第四电压跟随器A14和电容器C14。 第四主晶体管Q17是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶
体管。第四主晶体管Q17是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管Q17
的源极与基准电压源VSS相连，并且晶体管Q17的漏极与电流源114相连。 第四从晶体管Q18是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶体
管。第四从晶体管Q18的漏极与第二负载电阻器Rload12的另一端相连，并且该连接点形
成第二输出节点ND13。差分输出信号中的第二差分输出信号VoutN从第二输出节点ND13
输出。在第四从晶体管Q18中，源极与基准电压源VSS相连，栅极与第四电压跟随器A14的
输出相连。此外，电容器C14存在于晶体管Q18的栅极和基准电压源VSS之间。 第四电压跟随器A14将第四主晶体管Q17的栅极电压供给到第二从晶体管Q18的
栅极，在该第四电压跟随器A14中，上升时的转换速率等于下降时的转换速率。 第三实施例的差分输出电路10B包括与被设计为使用PMOS电流镜像的电流源型
差分输出电路并联的、使用电流沉型输出电路的推挽型差分输出电路。 根据第三实施例的差分输出电路IOB，能够获得与第一实施例相同的效果。此外，
有利的是，用于给出与第一实施例的输出相同的差分输出的电路电流的量可以被降低为第
一实施例的几乎一半。 4.第四实施例 图6是表示本发明第四实施例的差分输出电路的示例性结构的电路图。 差分输出电路30包括一端彼此相连的第一负载电阻器Rload31和第二负载电阻
器Rload32。另外，差分输出电路30包括偏置电源VB31，因而在第一负载电阻器Rload31
的一端和第二负载电阻器Rload32的一端之间的连接节点ND31能够被偏置为预定的电位
Vbias。
差分输出电路30包括第一主晶体管Q31、第一电流源131、第一从晶体管Q32和电 容器C31。差分输出电路30包括第二主晶体管Q33、第二电流源132、第二从晶体管Q34和 电容器C32。并且，差分输出电路30包括栅极驱动电路31。 栅极驱动电路31接收来自第一主晶体管Q31和第二主晶体管Q33的栅极电压，然 后限定第一从晶体管Q32和第二从晶体管Q34各自的栅极电压的上钳位电平和下钳位电 平。随后，栅极驱动电路31以预定的转换速率将各电压从一个限定的钳位电平改变到另一 个钳位电平，然后将该电压供给到第一从晶体管Q32和第二从晶体管Q34的对应栅极。因 此，栅极驱动电路31形成具有第一主晶体管Q31和第一从晶体管Q32的一个电流镜像电路 以及具有第二主晶体管Q33和第二从晶体管Q34的另一个电流镜像电路。可选的，栅极驱 动电路31可以形成具有第一主晶体管Q31和第二从晶体管Q34的一个电流镜像电路以及 具有第二主晶体管Q33和第一从晶体管Q32的另一个电流镜像电路。 第一主晶体管Q31是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶 体管。第一主晶体管Q31是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管Q31 的源极与电源电压源VDD相连，晶体管Q31的漏极与电流源131相连。
第一从晶体管Q32是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶体 管。第一从晶体管Q32的漏极与第一负载电阻器Rload31的另一端相连，并且该连接点形 成第一输出节点ND32。差分输出信号中的第一差分输出信号VoutP从第一输出节点ND32 输出。在第一从晶体管Q32中，源极与电源电压源VDD相连，栅极与第一栅极驱动电路31 的输出相连。 此夕卜，电容器C31存在于晶体管Q32的栅极和电源电压源VDD之间。第二主晶体 管Q33是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶体管。第二主晶体管 Q33是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管Q33的源极与电源电压源 VDD相连，并且晶体管Q33的漏极与电流源132相连。 第二从晶体管Q34是PM0S晶体管，例如p沟道型(P型)的第一导电型场效应晶体 管。第二从晶体管Q34的漏极与第二负载电阻器Rload32的另一端相连，并且该连接点形 成第二输出节点ND33。差分输出信号中的第二差分输出信号VoutN从第二输出节点ND33 输出。 在第二从晶体管Q34中，源极与电源电压源VDD相连，栅极与栅极驱动电路31的 输出相连。此夕卜，电容器C32存在于晶体管Q34的栅极和电源电压源VDD之间。
栅极驱动电路31包括电流源I33 I36、第一导电型(例如P型)PM0S晶体管Q35、 Q36和Q37、第二导电型(例如N型)NMOS晶体管Q38、 Q39和Q40以及开关SW31和SW32。
PMOS晶体管Q35的栅极与第一主晶体管Q31的栅极和漏极相连，晶体管Q35的源 极通过电流源133与电源电压源VDD相连，晶体管Q35的漏极与基准电压源VSS相连。
NMOS晶体管Q38的栅极与第二主晶体管Q33的栅极和漏极相连，晶体管Q38的源 极与连接至基准电压源VSS的电流源134相连，晶体管Q38的漏极与电源电压源VDD相连。
NMOS晶体管Q39的漏极与电源电压源VDD相连，晶体管Q39的源极与PMOS晶体管 Q36的源极相连，并且该连接点形成节点ND34。 PMOS晶体管Q36的漏极与基准电压源VSS 相连。NMOS晶体管Q40的漏极与电源电压源VDD相连，晶体管Q40的源极与PMOS晶体管 Q37的源极相连，并且该连接点形成节点ND35。 PMOS晶体管Q37的漏极与基准电压源VSS相连。此外，各个NM0S晶体管Q39和Q40的栅极与PM0S晶体管Q35的源极相连。各个PMOS 晶体管Q36和Q37的栅极与NMOS晶体管Q38的源极相连。节点ND34与第一从晶体管Q32 的栅极相连，节点ND35与第二从晶体管Q34的栅极相连。 开关SW31与电流源135相连，其中，固定端子"a"与电源电压源VDD相连，端子"b" 与节点ND34相连，并且端子"c"与节点ND35相连。开关SW32与电流源136相连，其中，固 定端"a"与基准电压源VSS相连，端子"b"与节点ND34相连，并且端子"c"与节点ND35相连。 下面说明第四实施例的差分输出电路30的工作原理，主要着重于说明栅极驱动 电路31的结构。 在差分输出电路30中，构成一对差分输出晶体管的第一从晶体管Q32和第二从 晶体管Q34各自的栅极G31和栅极G32分别通过具有开关SW31的电流源135和具有开关 SW32的电流源136驱动。之后，第一从晶体管Q32和第二从晶体管Q34各自的栅极G31和 G32分别被晶体管Q36、 Q37、 Q39和Q40钳制。如果开关SW31在端子"a"和端子"b"之间 形成连接以选择第一从晶体管Q32的栅极G31，那么电位被晶体管Q36钳制。对电流源134 进行控制，使得通过电流源135驱动的晶体管Q36的栅极和源极之间的电压(GS电压)等 于晶体管Q38的GS电压。因此，第一从晶体管Q32的栅极G31的电压变得等于晶体管Q38 的栅极电压(Ghigh)。于是，第一从晶体管Q32和第二主晶体管Q33形成电流镜像电路。
这时，开关SW32在端子"a"和端子"c"之间形成连接以选择第二从晶体管Q34的 栅极G32。之后，栅极G32被晶体管G40钳制。对电流源133进行调节，使得晶体管Q40的 GS电压等于晶体管Q35的GS电压。因此，晶体管Q34的栅极G32的电压变得等于晶体管 Q35的栅极电压(Glow)，从而形成第二从晶体管Q34和第一主晶体管Q31的电流镜像电路。
从第一主晶体管Q31和第二主晶体管Q33流出的电流被固定为由第一从晶体管 Q32和第二从晶体管Q34所产生的最大电流和最小电流。因此，在第一从晶体管Q32和第二 从晶体管Q34各自的栅极G31和G32被钳制着的情况下，输出电流能够通过电流镜像确定。
如果开关SW31和SW32从上述状态下切换，那么第一从晶体管Q32和第二从晶体 管Q34各自的栅极G31和G32发生变化，并且其输出也发生变化。当电容器C31根据通过 SW32的电流源136向第一从晶体管Q32的栅极G31放电时，电压下降。这时，晶体管Q36截 止，并且钳制不起作用。 如果第一从晶体管Q32的栅极G31的电压降低到Glow的电压大小，那么晶体管 Q39导通，从而钳制第一从晶体管Q32的栅极G31的电压。与栅极G31相反，第二从晶体管 Q34的栅极G32的电压逐渐从Glow的电压电平充电至Ghigh的电压大小。
如果电流源135和136产生同样大小的电流并且电容器C31和C32的容量彼此相 等，那么第一从晶体管Q32的栅极G31电压的变化和第二从晶体管Q34的栅极G32电压的 变化彼此对称。因此，同样地，来自第一从晶体管Q32的输出电流与来自第二从晶体管Q34
的输出电流基本上彼此对称。于是，可以输出具有很少共模分量的差分信号并且差分信号 的和基本上恒定。 根据第四实施例，有利的是，具有很少共模信号分量的差分信号能够被驱动，因
此，能够实现低辐射通信。 5.第五实施例
图7是表示本发明第五实施例的差分输出电路的示例性结构的电路图。 除了极性相反之外，第五实施例的差分输出电路30A的结构与第四实施例的差分
输出电路30的结构相同。 在图7中，为了便于理解差分输出电路30A的结构，与图6中相同的构件以相同的 附图标记表示。图7中所示的第二栅极驱动电路31A与图6中所示的栅极驱动电路具有相 同的结构。另外，在图7中，与图6中相同的构件以相同的附图标记字尾加"A"表示。
第一主晶体管Q31A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应 晶体管。第一主晶体管Q31A是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管 Q31A的源极与基准电压源VSS相连，晶体管Q31A的漏极和栅极与电流源I31A相连。
第一从晶体管Q32A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶 体管。第一从晶体管Q32A的漏极与第一负载电阻器Rload31的另一端相连，并且该连接点 形成第一输出节点ND32A。在第一从晶体管Q32A中，源极与基准电压源VSS相连，栅极与栅 极驱动电路31A的输出相连。此外，电容器C31A存在于晶体管Q32A的栅极和基准电压源 VSS之间。 第二主晶体管Q33A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应 晶体管。第二主晶体管Q33A是漏极和栅极连接的所谓二极管形式连接的晶体管。晶体管 Q33A的源极与基准电压源VSS相连，晶体管Q33A的漏极和栅极与电流源I32A相连。
第二从晶体管Q34A是NM0S晶体管，例如N沟道型(N型)的第二导电型场效应晶 体管。第二从晶体管Q34A的漏极与第二负载电阻器Rload32的另一端相连，并且该连接点 形成第二输出节点ND33A。在第二从晶体管Q34A中，源极与基准电压源VSS相连，栅极与栅 极驱动电路31A的输出相连。此外，电容器C32A存在于晶体管Q32A的栅极和基准电压源 VSS之间。 根据第五实施例的差分输出电路30A的上述结构，能够获得与第一实施例几乎相
同的有益效果。 6.第六实施例 图8是表示本发明第六实施例的差分输出电路的示例性结构的电路图。 除了以下各处之外，第六实施例的差分输出电路30B的结构与第四实施例的差分
输出电路30和第五实施例的差分输出电路30A的结构相同第六实施例的差分输出电路
30B被形成为推挽型差分输出电路，该推挽型差分输出电路包括被形成为第四实施例的差
分输出电路30的PMOS电流镜像电路的电流源型差分输出电路以及与该电流源型差分输出
电路并联布置的第五实施例的电流沉型输出电路。 在此情况下，第一负载电阻器Rload31、第二负载电阻器Rloead32、偏置电源VB31 以及输出节点ND32和ND33是共用的。 根据第六实施例的差分输出电路30B，能够获得与第四实施例和第五实施例相同 的效果。此外，有利的是，用于给出与第一实施例的输出相同的电路电流的量可以被降低为 第一实施例的几乎一半。 下面对可以采用上述差分输出电路10、 IOA、 10B、30、30A和30B中任一个差分输出
电路的通信装置进行说明。 7.第七实施例
图9是表示本发明第七实施例的通信装置的示例性结构的电路图。 图9所示的通信装置100包括设有驱动器的发射器120和130，所述驱动器各自包
括本发明任一实施例的差分输出电路。 在通信装置100中，发射器120和130被布置在差分传输线110的相对侧以进行 双向传输。 具体地，各个发射器120和130包括第一至第六实施例的差分输出电路10、10A、 10B、30、30A和30B中的任一个差分输出电路。通信装置100包括接收器140和150，该接 收器140和150分别与发射器120和130相连并且被布置成与差分传输线110并联。差分 传输线110的一端被发射器120附近的端接电阻器Rterml端接，并且发射器120的输出经 两个端接电阻器Rterm2与差分传输线110相连。 差分传输线110的另一端被发射器130附近的端接电阻器Rterml端接，并且经两 个端接电阻器Rterm2与DC的偏置电源VB100相连。 在通信装置100中，例如，在负载上产生将要通过两端的发射器120和130输出的
信号的清晰的和信号。设在差分传输线110的两端并与发射器120和130并联的各个接收
器140和150能够通过从在负载上产生的和信号中减去与接收器140和150并联布置的各
个发射器120和130的目标输出来获得另一端的发射器的信号。 因此，根据本发明的第七实施例，能够进行低辐射的双向同时通信。 8.第八实施例 图10是表示本发明第八实施例的通信装置的示例性结构的电路图。
除了与第七实施例的通信装置100相同的构件之外，第八实施例的通信装置100A 还包括布置在发射器120侧上的发射器160和布置在发射器130侧上的接收器170。
差分传输线110的一端被发射器120附近的端接电阻器Rterml端接，并且发射器 120的输出经两个端接电阻器Rterm2与差分传输线110相连。差分传输线110的另一端被 发射器130附近的端接电阻器Rterml端接，并且经两个端接电阻器Rterm2与DC的偏置电 源VB100相连。另外，接收器170与差分传输线110的另一端相连。 具体地，例如，各个发射器120和130包括第一至第六实施例的差分输出电路10、 10A、10B、30、30A和30B中的任一个差分输出电路。不管输出的电位如何，本实施例的差分 输出电路(输出电路)总是输出精确的差分电流。因此，即使当处于共模电位的另一个信 号叠加在差分信号对上时，在差分信号中也不会存在干扰，并且只存在很少的会给共模信 号带来噪声的泄露给伴随差分信号驱动的共模信号。 如上所述，在第八实施例的通信装置100A中，差分传输线110并联地端接于单个 电阻器Rterml和两个串联的电阻器Rterm2 (-1，-2)。连接两个Rterm2的节点通过发射器 120 —端的发射器160中的低阻抗信号驱动器驱动，并且被发射器130 —端的DC电压偏置。 对于从差分传输线110看发射器时的阻抗，以差分模式观察时可以是端接电阻器Rterml 和Rterm2的并联电阻并且以共模模式观察时可以是端接电阻器Rterm2的两个并联电阻。 例如，假设端接电阻器Rterml是lkQ，且端接电阻器Rterm2是56 Q ，这意味着差分传输 线110在差分模式以大约100Q端接，在共模模式以28Q端接，于是实现了差分模式下的 100Q和共模模式下的30Q的阻抗匹配，这对于具有电磁耦合的成对传输线是典型的。当 共模电压信号从发射器160被发送至这样的传输线时，接收器170可以接收作为差分对的平均电压的信号。在不与从发射器120到接收器150的差分信号传输以及从发射器130到 接收器140的差分信号传输产生干扰的情况下，可以实现上述传输。 如上所述，第八实施例的通信装置100A通过添加共模信号驱动电路能够与差分
信号的数据同时或异步地传输附加数据。第一至第六实施例的差分输出电路中的任一个差
分输出电路示出了伴随差分信号变化的只是共模电压的小的扰动，因而可以实现稳定的共
模信号通信。 9.第九实施例 图11是表示本发明第九实施例的通信装置的示例性结构的电路图。 在第九实施例的通信装置100B中，接收器200在差分传输线110的一端侧上与发
射器160并联布置，同样地，发射器190和接收器210在差分传输线110的另一端侧上并联连接。 在通信装置100B中，也可以在从发射器160到接收器210和从发射器190到接收 器200的双向通信不彼此干扰的情况下以同时、并行的方式实现共模信号传输。
10.第十实施例 图12是表示本发明第十实施例的通信装置的示例性结构的电路图。
第十实施例的通信装置100C与第八实施例的通信装置100A的不同之处在于，第 二实施例的差分输出电路IOA被用于在差分传输线110的一端侧上的发射器120C。此外， 通信装置IOOC用偏置电源220代替发射器160，并且差分传输线110的一端侧通过电阻器 Rterm2被DC电压偏置。 根据第十实施例的通信装置IOOC，即使在差分信号变化的过程中共模信号也不会 波动。于是，利用振幅较小的共模信号的通信可以与差分同时双向通信同时异步叠加。此 外，在简单驱动电路中能够实现利用差分信号和共模信号的同时异步通信。
11.第H^—实施例 图13是表示本发明第十一实施例的通信装置的示例性结构的电路图。
第^^一实施例的通信装置100D与第十实施例的通信装置100C的不同之处在于， 第二实施例的差分输出电路10A也被用于在差分传输线110的另一端侧上的发射器130D。 另外，接收器230与发射器120C并联连接。 根据第十一实施例，能够使用第二实施例的差分输出电路10A进行共模信号的同 时双向传输。根据第十一实施例的通信装置IOOD，即使在差分信号变化的过程中共模信号 也不会波动。于是，利用振幅较小的共模信号的通信可以与差分同时双向通信同时异步叠 加。此外，在简单驱动电路中能够实现利用差分信号和共模信号的同时异步通信。
12.第十二实施例 图14A和图14B是表示本发明第十二实施例的终端电路的示例性结构的电路图，
其中图14A示出了终端电路300的结构，图14B示出了终端电路300A的结构。 如果在构成差分传输线110的两个传输线111和112之间没有电磁结合，那么终
端电路的作用如下当相同的信号被施加到传输线111和112上时所产生的偶模传输的特
性阻抗是当具有相反极性的差分信号被施加到两条传输线上时奇模传输的阻抗的四分之
一。因此，如同图14A所示的终端电路300，如果奇模特性阻抗的一半值的电阻器Rterm用
于端接，那么可以在奇模和偶模两种模式下实现匹配端接。
但是，在利用非屏蔽双绞线(Unshielded Twisted Pair, UTP)、屏蔽双绞线 (Shielded Twisted Pair, STP)、微波传输线等所形成的差分传输线的情况下，两条传输线 彼此接近并且会出现相当大的电磁结合。于是，偶模传输的特性阻抗不对应于奇模阻抗的 四分之一。在此情况下，如图14B所示，使用两个不同电阻器Rterml和Rterm2或者Rterm3 和Rterm4的组合能实现偶模和奇模两种模式下的匹配端接。用于匹配的电路常数如下
Rterm2/2 =偶模特性阻抗
l/Rterml+l/(2*Rterm2) = 1/奇模特性阻抗
Rterm3/2+Rterm4 =偶模特性阻抗
2*Rterm3 =奇模特性阻抗 例如，当具有30 Q大小的偶模特性阻抗和100 Q大小的奇模特性阻抗的传输线在 偶模和奇模两种模式下匹配端接时，电路常数按如下方式确定。Rterml =600 QRterm2 =60 QRterm3 =50 QRterm4 =5Q 根据第十二实施例，在成对的线之间具有电磁干扰的普通传输线可以在偶模和奇 模两种模式下被匹配端接。因而，即使任何信号经过差分传输线，都可以被吸收而不会反射 到端接端上，并且可以在不引起任何反射噪声的情况下进行稳定通信。
此外，能够防止由反射引起的辐射增加。 根据采用该终端电路的通信装置，不会出现反射噪声。于是，可以稳定地实现差分 信号和共模信号的同时异步通信。 另外，具有叠加共模信号的叠加部的第二实施例的差分输出电路的结构也可以应 用于第三至第六实施例中任一个实施例的差分输出电路。 本领域技术人员应当理解，在所附权利要求或其等同物的范围内，可根据设计需 要和其它因素进行各种修改、组合、子组合和改变。
权利要求
一种差分输出电路，所述差分输出电路至少包括第一电流镜像电路；第二电流镜像电路；一端彼此相连的第一负载电阻器和第二负载电阻器；以及偏置电源，所述偏置电源将所述第一负载电阻器的所述一端与所述第二负载电阻器的所述一端之间的连接节点偏置为预定电位，其中，所述第一电流镜像电路包括第一主晶体管，其栅极和漏极相连；第一电流源，其与所述第一主晶体管的所述漏极相连；第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及第一电压跟随器，其将所述第一主晶体管的栅极电压供给到所述第一从晶体管的栅极，在所述第一电压跟随器中，上升时的转换速率等于下降时的转换速率，并且所述第二电流镜像电路包括第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的所述漏极相连；第二从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及第二电压跟随器，其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅极，在所述第二电压跟随器中，上升时的转换速率等于下降时的转换速率。
2. 如权利要求1所述的差分输出电路，所述差分输出电路还包括第三电流镜像电路和 第四电流镜像电路，其中，所述第一电流镜像电路包括 第一导电型第一主晶体管，其栅极和漏极相连； 第一电流源，其与所述第一主晶体管的所述漏极相连；第一导电型第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及 第一电压跟随器，其将所述第一主晶体管的栅极电压供给到所述第一从晶体管的栅 极，在所述第一电压跟随器中，上升时的转换速率等于下降时的转换速率， 所述第二电流镜像电路包括 第一导电型第二主晶体管，其栅极和漏极相连； 第二电流源，其与所述第二主晶体管的所述漏极相连；第一导电型第二从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及 第二电压跟随器，其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅 极，在所述第二电压跟随器中，上升时的转换速率等于下降时的转换速率， 所述第三电流镜像电路包括 第二导电型第三主晶体管，其栅极和漏极相连； 第三电流源，其与所述第三主晶体管的所述漏极相连；第二导电型第三从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及 第三电压跟随器，其将所述第三主晶体管的栅极电压供给到所述第三从晶体管的栅 极，在所述第三电压跟随器中，上升时的转换速率等于下降时的转换速率，并且 所述第四电流镜像电路包括第二导电型第四主晶体管，其栅极和漏极相连； 第四电流源，其与所述第四主晶体管的所述漏极相连；第二导电型第四从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及 第四电压跟随器，其将所述第四主晶体管的栅极电压供给到所述第四从晶体管的栅 极，在所述第四电压跟随器中，上升时的转换速率等于下降时的转换速率。
3. —种差分输出电路，所述差分输出电路包括 一端彼此相连的第一负载电阻器和第二负载电阻器；偏置电源，其将所述第一负载电阻器的所述一端与所述第二负载电阻器的所述一端之 间的连接节点偏置为预定电位； 栅极驱动电路；第一主晶体管，其栅极和漏极相连； 第一电流源，其与所述第一主晶体管的所述漏极相连； 第一从晶体管，其漏极与所述第一负载电阻器的另一端相连； 第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的所述漏极相连；以及 第二从晶体管，其漏极与所述第二负载电阻器的另一端相连，其中，来自所述第一主晶体管和所述第二主晶体管的栅极电压被供给到所述栅极驱动 电路，所述第一从晶体管和所述第二从晶体管的栅极电压被设定上钳位电平和下钳位电平， 电压被以预定转换速率从一个所述钳位电平变为另 一个所述钳位电平， 所述电压被供给到所述第一从晶体管的所述栅极和所述第二从晶体管的所述栅极，并且利用所述第一主晶体管和所述第一从晶体管形成第一电流镜像，利用所述第二主晶体 管和所述第二从晶体管形成第二电流镜像，或者利用所述第一主晶体管和所述第二从晶体管形成第一电流镜像，利用所述第二主晶体 管和所述第一从晶体管形成第二电流镜像。
4. 如权利要求3所述的差分输出电路，所述差分输出电路还包括 第三主晶体管，其栅极和漏极相连； 第三电流源，其与所述第三主晶体管的所述漏极相连； 第三从晶体管，其漏极与所述第一负载电阻器的另一端相连； 第四主晶体管，其栅极和漏极相连； 第四电流源，其与所述第四主晶体管的所述漏极相连； 第四从晶体管，其漏极与所述第二负载电阻器的另一端相连； 第一栅极驱动电路；以及第二栅极驱动电路，其中，所述第一主晶体管、所述第二主晶体管、所述第一从晶体管和所述第二从晶体管 中的各个晶体管由第一导电型晶体管形成，所述第三主晶体管、所述第四主晶体管、所述第三从晶体管和所述第四从晶体管中的 各个晶体管由第二导电型晶体管形成，来自所述第一主晶体管和所述第二主晶体管的栅极电压被供给到所述第一栅极驱动 电路，所述第一从晶体管和所述第二从晶体管的栅极电压被设定上钳位电平和下钳位电平， 电压被以预定转换速率从一个所述钳位电平变为另 一个所述钳位电平， 所述电压被供给到所述第一从晶体管的所述栅极和所述第二从晶体管的所述栅极，并且利用所述第一主晶体管和所述第一从晶体管形成第一电流镜像，利用所述第二主晶体管和所述第二从晶体管形成第二电流镜像，或者利用所述第一主晶体管和所述第二从晶体管形成第一电流镜像，利用所述第二主晶体管和所述第一从晶体管形成第二电流镜像，并且来自所述第三主晶体管和所述第四主晶体管的栅极电压被供给到所述第二栅极驱动电路，所述第三从晶体管和所述第四从晶体管的栅极电压被设定上钳位电平和下钳位电平， 电压被以预定转换速率从一个所述钳位电平变为另 一个所述钳位电平， 所述电压被供给到所述第三从晶体管的所述栅极和所述第四从晶体管的所述栅极，并且利用所述第三主晶体管和所述第三从晶体管形成第一电流镜像，利用所述第四主晶体 管和所述第四从晶体管形成第二电流镜像，或者利用所述第三主晶体管和所述第四从晶体管形成第一电流镜像，利用所述第四主晶体 管和所述第三从晶体管形成第二电流镜像。
5. 如权利要求1 4中的任一项所述的差分输出电路，所述差分输出电路还包括 叠加部，其将共模信号与差分信号一起叠加在各个所述电流镜像电路的主电流上。
6. —种通信装置，所述通信装置包括 布置在差分传输线的两端侧的多个发射器，其中，各个所述发射器包括能够将差分输出供给到所述差分传输线的差分输出电路， 在所述通信装置中，所述差分输出电路包括第一电流镜像电路；第二电流镜像电路；一端彼此相连的第一负载电阻器和第二负载电阻器；以及偏置电源，所述偏置电源将所述第一负载电阻器的所述一端与所述第二负载电阻器的 所述一端之间的连接节点偏置为预定电位，在所述差分输出电路中， 所述第一电流镜像电路包括 第一主晶体管，其栅极和漏极相连； 第一电流源，其与所述第一主晶体管的所述漏极相连； 第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及第一电压跟随器，其将所述第一主晶体管的栅极电压供给到所述第一从晶体管的栅 极，在所述第一 电压跟随器中，上升时的转换速率等于下降时的转换速率，并且 所述第二电流镜像电路包括 第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的所述漏极相连； 第二从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及第二电压跟随器，其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅 极，在所述第二电压跟随器中，上升时的转换速率等于下降时的转换速率。
7. 如权利要求6所述的通信装置，所述通信装置还包括第三电流镜像电路和第四电流 镜像电路，其中，所述第一电流镜像电路包括 第一导电型第一主晶体管，其栅极和漏极相连； 第一电流源，其与所述第一主晶体管的所述漏极相连；第一导电型第一从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及 第一电压跟随器，其将所述第一主晶体管的栅极电压供给到所述第一从晶体管的栅 极，在所述第一电压跟随器中，上升时的转换速率等于下降时的转换速率， 所述第二电流镜像电路包括 第一导电型第二主晶体管，其栅极和漏极相连； 第二电流源，其与所述第二主晶体管的所述漏极相连；第一导电型第二从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及 第二电压跟随器，其将所述第二主晶体管的栅极电压供给到所述第二从晶体管的栅 极，在所述第二电压跟随器中，上升时的转换速率等于下降时的转换速率， 所述第三电流镜像电路包括 第二导电型第三主晶体管，其栅极和漏极相连； 第三电流源，其与所述第三主晶体管的所述漏极相连；第二导电型第三从晶体管，其漏极与所述第一负载电阻器的另一端相连；以及 第三电压跟随器，其将所述第三主晶体管的栅极电压供给到所述第三从晶体管的所述 栅极，在所述第三电压跟随器中，上升时的转换速率等于下降时的转换速率，并且 所述第四电流镜像电路包括 第二导电型第四主晶体管，其栅极和漏极相连； 第四电流源，其与所述第四主晶体管的所述漏极相连；第二导电型第四从晶体管，其漏极与所述第二负载电阻器的另一端相连；以及 第四电压跟随器，其将所述第四主晶体管的栅极电压供给到所述第四从晶体管的栅 极，在所述第四电压跟随器中，上升时的转换速率等于下降时的转换速率。
8. —种通信装置，所述通信装置包括 布置在差分传输线的两端侧的多个发射器，其中，各个所述发射器包括能够将差分输出供给到所述差分传输线的差分输出电路， 在所述通信装置中，所述差分输出电路包括一端彼此相连的第一负载电阻器和第二负载电阻器；偏置电源，其将所述第一负载电阻器的所述一端与所述第二负载电阻器的所述一端之 间的连接节点偏置为预定电位； 栅极驱动电路；第一主晶体管，其栅极和漏极相连； 第一电流源，其与所述第一主晶体管的所述漏极相连； 第一从晶体管，其漏极与所述第一负载电阻器的另一端相连； 第二主晶体管，其栅极和漏极相连；第二电流源，其与所述第二主晶体管的所述漏极相连；以及第二从晶体管，其漏极与所述第二负载电阻器的另一端相连，在所述差分输出电路中， 来自所述第一主晶体管和所述第二主晶体管的栅极电压被供给到所述栅极驱动电路， 所述第一从晶体管和所述第二从晶体管的栅极电压被设定上钳位电平和下钳位电平， 电压被以预定转换速率从一个所述钳位电平变为另 一个所述钳位电平， 所述电压被供给到所述第一从晶体管的所述栅极和所述第二从晶体管的所述栅极，并且利用所述第一主晶体管和所述第一从晶体管形成第一电流镜像，利用所述第二主晶体 管和所述第二从晶体管形成第二电流镜像，或者利用所述第一主晶体管和所述第二从晶体管形成第一电流镜像，利用所述第二主晶体 管和所述第一从晶体管形成第二电流镜像。
9.如权利要求8所述的通信装置，所述通信装置还包括第三主晶体管，其栅极和漏极相连；第三电流源，其与所述第三主晶体管的所述漏极相连；第三从晶体管，其漏极与所述第一负载电阻器的另一端相连；第四主晶体管，其栅极和漏极相连；第四电流源，其与所述第四主晶体管的所述漏极相连；第四从晶体管，其漏极与所述第二负载电阻器的另一端相连；第一栅极驱动电路；以及第二栅极驱动电路，其中，所述第一主晶体管、所述第二主晶体管、所述第一从晶体管和所述第二从晶体管中的各个晶体管由第一导电型晶体管形成，所述第三主晶体管、所述第四主晶体管、所述第三从晶体管和所述第四从晶体管中的各个晶体管由第二导电型晶体管形成，所述第一栅极驱动电路接收从所述第一主晶体管和所述第二主晶体管供给到所述第一栅极驱动电路的栅极电压，所述第一从晶体管和所述第二从晶体管的栅极电压被设定上钳位电平和下钳位电平， 电压被以预定转换速率从一个所述钳位电平变为另 一个所述钳位电平， 所述电压被供给到所述第一从晶体管的所述栅极和所述第二从晶体管的所述栅极，并且利用所述第一主晶体管和所述第一从晶体管形成第一电流镜像，利用所述第二主晶体 管和所述第二从晶体管形成第二电流镜像，或者利用所述第一主晶体管和所述第二从晶体管形成第一电流镜像，利用所述第二主晶体 管和所述第一从晶体管形成第二电流镜像，来自所述第三主晶体管和所述第四主晶体管的栅极电压被供给到所述第二栅极驱动电路，所述第三从晶体管和所述第四从晶体管的栅极电压被设定上钳位电平和下钳位电平，电压被以预定转换速率从一个所述钳位电平变为另一个所述钳位电平，所述电压被供给到所述第三从晶体管的所述栅极和所述第四从晶体管的所述栅极，并且利用所述第三主晶体管和所述第三从晶体管形成第三电流镜像，利用所述第四主晶体 管和所述第四从晶体管形成第二电流镜像，或者利用所述第三主晶体管和所述第四从晶体管形成第四电流镜像，利用所述第四主晶体 管和所述第三从晶体管形成第二电流镜像。
10. 如权利要求6 9中的任一项所述的通信装置，所述通信装置还包括 叠加部，其将共模信号与差分信号一起叠加在各个所述电流镜像电路的主电流上。
11. 如权利要求6 10中的任一项所述的通信装置，所述通信装置还包括， 使用所述差分传输线的共模电位传输相对于差分信号同时异步的共模信号。
12. 如权利要求11所述的通信装置，其中，所述被传输的共模信号是同时双向通信的。
13. 如权利要求6 12中的任一项所述的通信装置，所述通信装置还包括 终端电路，所述终端电路使用三角形连接的三个电阻器或Y形连接的三个电阻器与所述差分传输线的奇模传输和偶模传输匹配。
全文摘要
本发明提供一种差分输出电路，其包括第一电流镜像电路和第二电流镜像电路，该第一电流镜像电路和第二电流镜像电路将主晶体管的栅极电压通过电压跟随器供给到从晶体管的栅极，在该电压跟随器中，上升时的转换速率等于下降时的转换速率。因而，当主电流增大或减小时，从电流的递增变化和从电流的递减变化彼此对称。如果以差分方式使用该电流镜像，那么即使在这些变化中也不会产生共模噪声。
文档编号G05F3/26GK101741375SQ20091021093
公开日2010年6月16日 申请日期2009年11月12日 优先权日2008年11月12日
发明者市村元, 绢笠幸久, 菊池秀和 申请人:索尼株式会社