专利名称：Rf单端/差动转换器的制作方法
技术领域：
本发明涉及电子电路设计，且更确切地说，涉及用于设计高度线性的单端/差动转换器的技术。
背景技术：
单端/差动转换器用于将单端信号(例如，以接地为参考的电压)转换为差动信号(例如，两个端子之间的差动电压)的应用中。一个实例应用是在特定通信接收器中，其中将低噪声放大器的单端输出电压转换为可支持混频器的输入电流的差动电压。在一些应用中，重要的是使单端/差动转换器展现良好的线性(如通过(例如)输入参考三阶截取点(ΠΡ3)所测量)。将需要提供用于设计用在(例如)通信接收器中的高度线性的单端/差动转换器的技术。
发明内容
本发明的一方面提供一种包含单端/差动转换器的设备，所述单端/差动转换器包含第一输入晶体管及第二输入晶体管，所述第一输入晶体管的栅极耦合到单端电压，所述第二输入晶体管的栅极耦合到AC接地电压，所述第一输入晶体管及所述第二输入晶体管由主电流加偏压；分别耦合到所述第一输入晶体管的漏极及所述第二输入晶体管的漏极的第一级联晶体管及第二级联晶体管；耦合到所述第一级联晶体管的漏极及所述第二级联晶体管的漏极的负载元件，所述级联晶体管的所述漏极耦合到差动输出电压；及第一级联互补晶体管(cascomp transistor)及第二级联互补晶体管，所述第一级联互补晶体管及所述第二级联互补晶体管的漏极分别耦合到所述第二级联晶体管的所述漏极及所述第一级联晶体管的所述漏极，所述第一级联互补晶体管的栅极耦合到所述单端电压，所述第二级联互补晶体管的栅极耦合到AC接地电压，所述级联互补晶体管由辅助电流加偏压。
本发明的另一方面提供将单端电压耦合到包含第一输入晶体管及第二输入晶体管以及第一级联晶体管及第二级联晶体管的主单端/差动转换器，所述第一输入晶体管的栅极耦合到单端电压，所述第二输入晶体管的栅极耦合到AC接地电压，所述第一输入晶体管及所述第二输入晶体管的源极由主电流加偏压，所述主单端/差动转换器进一步包含耦合到所述第一级联晶体管及所述第二级联晶体管的漏极的负载元件，所述级联晶体管的所述漏极耦合到差动输出电压；及分别将所述第二级联晶体管及所述第一级联晶体管的漏极电压耦合到第一级联互补晶体管及第二级联互补晶体管的漏极，所述第一级联互补晶体管的栅极耦合到所述单端电压，所述第二级联互补晶体管的栅极耦合到AC接地电压，所述级联互补晶体管的源极由辅助电流加偏压。本发明的又一方面提供一种包含单端/差动转换器的设备，所述单端/差动转换器包含用于使用主路径将单端电压转换为差动电压的装置；及用于通过由辅助路径产生的相互调制产物来消除由所述主路径产生的相互调制产物的装置。本发明的又一方面提供一种用于无线通信的装置，所述装置包含用于将数字TX 信号转换为模拟TX信号的至少一个数/模转换器(DAC)、用于放大所述模拟TX信号的至少一个基带TX放大器、一 TX LO信号产生器、一耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、一耦合到所述上变频转换器的输出的TX滤波器、一耦合到所述TX滤波器的功率放大器(PA)、一耦合到所述功率放大器的输出的双工器、一耦合到所述双工器的低噪声放大器(LNA)、一耦合到所述LNA的滤波器、一耦合到所述滤波器的单端/差动转换器、一 RX LO信号产生器、一耦合到所述RX LO信号产生器及所述单端/差动转换器的差动输出的下变频转换器、耦合到所述下变频转换器的输出的至少一个低通滤波器、用于将所述低通滤波器的输出转换为数字信号的至少一个模/数转换器(ADC)，所述单端/差动转换器包含第一输入晶体管及第二输入晶体管，所述第一输入晶体管的栅极耦合到单端电压，所述第二输入晶体管的栅极耦合到AC接地电压，所述第一输入晶体管及所述第二输入晶体管由主电流加偏压；分别耦合到所述第一输入晶体管的漏极及所述第二输入晶体管的漏极的第一级联晶体管及第二级联晶体管；耦合到所述第一级联晶体管的漏极及所述第二级联晶体管的漏极的负载元件，所述级联晶体管的所述漏极耦合到差动输出电压；及第一级联互补晶体管及第二级联互补晶体管，所述第一级联互补晶体管及所述第二级联互补晶体管的漏极分别耦合到所述第二级联晶体管的所述漏极及所述第一级联晶体管的所述漏极，所述第一级联互补晶体管的栅极耦合到所述单端电压，所述第二级联互补晶体管的栅极耦合到AC接地电压，所述级联互补晶体管由辅助电流加偏压。
图1说明根据本发明的单端/差动转换器；图2说明单端/差动转换器的基线实施方案；图3说明根据本发明的单端/差动转换器的示范性实施例；图4说明可实施本发明的技术的接收器的示范性实施例；图5说明可实施本发明的技术的无线通信装置的设计的框图；及图6说明根据本发明的方法的示范性实施例。
具体实施例方式下文中结合附加图式所阐述的实施方式意在作为本发明的示范性实施例的描述， 且不意在表示可实践本发明的仅有实施例。贯穿此实施方式所使用的术语“示范性”意谓 “充当实例、例子或说明”，且未必应被解释为比其它示范性实施例优选或有利。出于提供对本发明的示范性实施例的透彻理解的目的，所述实施方式包括特定细节。所属领域的技术人员将显而易见，可在没有这些特定细节的情况下实践本发明的示范性实施例。在一些例子中，以框图形式来展示众所周知的结构及装置，以便避免使本文中所呈现的示范性实施例的新颖性模糊。图1说明根据本发明的单端/差动转换器100。在图1中，将单端输入电压Vin提供到转换器100，其产生理想地与Vin成比例的差动输出电压Vout = (Vout+-Vout_)。Vout 被提供到负载110。在示范性实施例中，负载110可呈现针对转换器100的输出的低输入阻抗，在此情况下，转换器100可经设计以提供足够的电流驱动以支持差动输出电压Vout。图2说明单端/差动转换器100的基线实施方案200。在转换器200中，晶体管 215及220形成输入差动对，其中晶体管215的栅极经由电容器217交流(AC)耦合到输入电压Vin，且晶体管220的栅极经由电容器219交流(AC)耦合到接地。注意，为了简单起见，在图2中已省略了晶体管215及220的DC偏压细节。晶体管215及220的源极彼此耦合，且进一步耦合到电流源210。晶体管215及220的漏极分别经由级联晶体管221及222 耦合到输出电压Vout_及Vout+。应了解，级联晶体管221及222有利地改进差动输出Vout 与输入Vin的隔离，因此(例如)扩展了转换器200可操作的带宽。级联晶体管221及222 由电压Vcas加直流(DC)偏压。在图2中，转换器200进一步包括晶体管225及230，其分别耦合到输出电压 Vout^及Vout+。在所展示的实施方案中，可提供偏压电压VCM以对晶体管225及230加偏压，使得电压Vout—及Vout+的共模电平得到良好界定。应了解，单端/差动转换器100的一个优值(figure of merit)为输入参考三阶截取点(IIP3)，其测量转换器的线性。在图2中所展示的转换器实施方案200中，IIP3可受 (例如)产生于晶体管221及222的漏极处的差动输出电压Vout中的三阶相互调制(IM3) 产物限制。将需要提供用于改进单端/差动转换器的线性借此减小IM3产物且增大IIP3 的技术。图3说明根据本发明的单端/差动转换器100的示范性实施例300。在转换器300 中，输入晶体管315及320形成差动输入级，其中晶体管315的栅极经由电容器352交流 (AC)耦合到输入电压Vin，且晶体管320的栅极经由电容器351交流(AC)耦合到接地。注意，为了简单起见，在图3中已省略了晶体管315及320的DC偏压细节。晶体管315及320 的漏极分别经由级联晶体管330及335耦合到输出电压Vout_及Vout+，且进一步耦合到负载晶体管367及360。注意，在替代示范性实施例中，晶体管367及360可由电阻器或其它负载元件(未展示)替代。晶体管315及320的源极彼此耦合，且进一步耦合到主电流源晶体管322及328。由晶体管322及3 产生的总静态偏压电流在本文中还表示为主电流或Imain。应了解，在静态偏压条件下，Imain流过由支持Imain/2的晶体管315及330以及也支持Imain/2的晶体管320及335形成的“主路径”。在示范性实施例中，主电流源晶体管322及3 可以自适应方式加偏压以改进输入晶体管315及320的线性。确切地说，晶体管322及328的栅极各自由电压Vbl加直流 (DC)偏压，且进一步分别使用AC耦合电容器312及314交叉耦合到晶体管320及315的漏极。应了解，信号到晶体管322及328的栅极的AC交叉耦合可有利地视Vin的幅度来调整供应到输入晶体管315及320的偏压电流，因此有助于维持转换器300的线性。在示范性实施例中，晶体管345及350(在本文中也表示为“级联互补晶体管”)的栅极分别经由电容器348及353进一步交流(AC)耦合到Vin及AC接地。晶体管345及 350的漏极分别耦合到晶体管335及330的漏极。晶体管345及350的源极彼此耦合，且进一步耦合到辅助电流源晶体管3 及326。由晶体管3 及3 产生的总电流在本文中表示为辅助电流或Iaux。Iaux流经由晶体管345及350形成的“辅助路径”，其中在静态偏压条件下Iaux/2流经晶体管345且Iaux/2流经晶体管350。所属领域的技术人员将了解，晶体管3M及3 可替代地实施为单一晶体管电流源。注意，虽然将电容器348及353展示为分别将晶体管345及350的栅极耦合到Vin 及AC接地，但应了解，可替代地耦合电容器348及353。举例来说，电容器348及353可替代地分别将晶体管345及350的栅极直接耦合到晶体管315及320的栅极。预期所述替代示范性实施例在本发明的范畴内。在示范性实施例中，晶体管345及350在弱反转下加偏压，其中栅极-源极电压 (VGS)大约为(例如)0. 4V，且阈值电压VT大约为(例如)0. 55V。在示范性实施例中，晶体管315及320在中等反转下加偏压，其中VGS大约为(例如)0. 6V，且VT大约为0. 55V。在示范性实施例中，供应电压VDD可为1.3V。应从所展示的电路拓扑了解，到晶体管315的输入信号具备与到晶体管345的输入信号相同的相位，而到晶体管320的输入信号具备与到晶体管350的输入信号相同的相位。应了解，归因于此配置，可有利地在差动输出处消除由主路径及辅助路径产生的IM3产物。为了避免消除所要信号(其将不当地减小增益且增大转换器300的噪声指数(NF))，可选择偏压电压使得Imain >> Iaux0在示范性实施例中，Imain可大约为10*Iaux。在示范性实施例中，由晶体管3 及3 提供的电流Iaux可经进一步调整以实现对三阶非线性分量的所要消除水平。举例来说，晶体管3M及326的偏压电压Vb2可经调整以实现所要的消除水平。在替代示范性实施例(未图示)中，单端/差动转换器无需结合所展示的级联互补晶体管345及350来使用对交叉耦合电容器312及314的自适应偏压。这些特征中的任一者可与另一者分离地实施以执行单端/差动转换。预期所述替代示范性实施例在本发明的范畴内。根据上文所描述的技术，可设计用于在宽频带(例如，IOOMHz至900MHz)上执行单
端/差动转换的高度线性电路。图4说明可实施本发明的技术的接收器400的示范性实施例。注意，仅出于说明性目的而展示图4，且并不打算将本发明的应用限于接收器。在图4中，低噪声放大器(LNA)410接收来自天线(未图示)的射频(RF)信号。 LNA 410将RF信号的经放大版本输出到带通滤波器420。带通滤波器420的输出耦合到单端/差动转换器(S2D)430。在示范性实施例中，可使用本文中先前所揭示的技术来设计单端/差动转换器430。单端/差动转换器430的差动输出被提供到混频器440，其将差动信
8号与具有频率 ·ω的差动本机振荡器信号混频。混频器440的输入可呈现对单端/差动转换器430的输出的低阻抗。混频器440的输出耦合到基带滤波器450以产生基带输出信号以供进一步处理。注意，视所使用的特定架构而定，混频器440及基带滤波器450的输出可为单端的或差动的。图5说明可实施本发明的技术的无线通信装置500的设计的框图。图5展示实例收发器设计。大体来说，发射器及接收器中的信号的调节可由放大器、滤波器、上变频转换器、下变频转换器等的一个或一个以上级来执行。这些电路块可与图5中所展示的配置不同地布置。另外，图5中未展示的其它电路块也可用以调节发射器及接收器中的信号。也可省略图5中的一些电路块。在图5中所展示的设计中，无线装置500包括收发器520及数据处理器510。数据处理器510可包括用以存储数据及程序代码的存储器(未图示)。收发器520包括支持双向通信的发射器530及接收器550。大体来说，无线装置500可包括用于任何数目个通信系统及频带的任何数目个发射器及任何数目个接收器。可在一个或一个以上模拟集成电路 (IC)、RF IC(RFIC)、混合信号IC等上实施整个收发器520或收发器520的一部分。发射器或接收器可通过超外差式架构或直接转换架构来实施。在超外差式架构中，信号在多个级中在射频(RF)与基带之间进行频率转换，例如对于接收器，在一个级中从RF转换到中频(IF)，且接着在另一级中从IF转换到基带。在直接转换架构中，信号在一个级中在RF与基带之间进行频率转换。超外差式架构及直接转换架构可使用不同电路块及/或具有不同要求。在图5中所展示的设计中，发射器530及接收器550是通过直接转换架构来实施。在发射路径中，数据处理器510处理待发射的数据且将I模拟输出信号及Q模拟输出信号提供到发射器530。在所展示的示范性实施例中，数据处理器510包括数/模转换器(DAC)5Ha及514b，其用于将由数据处理器510产生的数字信号转换为I模拟输出信号及Q模拟输出信号。在发射器530内，低通滤波器53 及532b分别对I模拟输出信号及Q模拟输出信号滤波，以移除由先前数/模转换引起的不当图像。放大器(Amp) 53 及534b分别放大来自低通滤波器53 及532b的信号，且提供I基带信号及Q基带信号。上变频转换器 540通过来自发射(TX)本机振荡(LO)信号产生器570的I发射(TX)本机振荡(LO)信号及Q发射(TX)本机振荡(LO)信号对I基带信号及Q基带信号进行上变频转换且提供经上变频转换的信号。滤波器542对所述经上变频转换的信号滤波以移除由上变频转换引起的不当图像以及接收频带中的噪声。功率放大器(PA) 544放大来自滤波器542的信号以获得所要输出功率电平且提供发射RF信号。发射RF信号经由双工器或开关546路由且经由天线讨8发射。在接收路径中，天线548接收由基站发射的信号且提供经接收的RF信号，所述经接收的RF信号经由双工器或开关546路由并被提供到低噪声放大器(LNA) 552。所述经接收的RF信号由LNA 552放大且由滤波器M4滤波以获得所要的RF输入信号。所述所要RF 输入信号被提供到单端/差动转换器^5(S2D)，其将所述信号转换为差动电压以输入到下变频转换器560。在示范性实施例中，可根据本发明的技术来设计S2D 555。下变频转换器 560通过来自接收(RX) LO信号产生器580的I接收(RX) LO信号及Q接收(RX) LO信号对RF输入信号进行下变频转换且提供I基带信号及Q基带信号。I基带信号及Q基带信号由放大器56 及56 放大且进一步由低通滤波器56 及564b滤波以获得I模拟输入信号及 Q模拟输入信号，所述I模拟输入信号及Q模拟输入信号被提供到数据处理器510。在所展示的示范性实施例中，数据处理器510包括模/数转换器(ADC)516a及516b，其用于将模拟输入信号转换为数字信号以进一步由数据处理器510处理。TX LO信号产生器590产生用于上变频转换的I TX LO信号及Q TX LO信号。RX LO信号产生器580产生用于下变频转换的I RX LO信号及Q RX LO信号。每一 LO信号为具有特定基本频率的周期信号。PLL 592接收来自数据处理器510的时序信息且产生用以调整来自LO信号产生器590的TX LO信号的频率及/或相位的控制信号。类似地，PLL 582 接收来自数据处理器510的时序信息且产生用以调整来自LO信号产生器580的RX LO信号的频率及/或相位的控制信号。图6说明根据本发明的方法600的示范性实施例。注意，仅出于说明性目的而展示所述方法，且并不打算限制本发明的范畴。在图6中，在框610处，将单端电压耦合到包含第一输入晶体管及第二输入晶体管以及第一级联晶体管及第二级联晶体管的主单端/差动转换器。在示范性实施例中，第一输入晶体管的栅极耦合到单端电压，第二输入晶体管的栅极耦合到AC接地电压，第一输入晶体管及第二输入晶体管的源极由主电流加偏压，主单端/差动转换器进一步包含耦合到第一级联晶体管及第二级联晶体管的漏极的负载元件，且所述级联晶体管的漏极耦合到差动输出电压。在框620处，分别将第二级联晶体管及第一级联晶体管的漏极电压耦合到第一级联互补晶体管及第二级联互补晶体管的漏极。在示范性实施例中，第一级联互补晶体管的栅极耦合到单端电压，第二级联互补晶体管的栅极耦合到AC接地电压，且所述级联互补晶体管的源极由辅助电流加偏压。在框630处，将由第一主电流源晶体管产生的电流耦合到第一输入晶体管及第二输入晶体管的源极。在示范性实施例中，所述第一主电流源晶体管由DC电压加偏压。在框640处，将由第二主电流源晶体管产生的电流耦合到第一输入晶体管及第二输入晶体管的源极。在示范性实施例中，所述第二主电流源晶体管由DC电压加偏压。在框650处，使用第一耦合电容器将第一主电流源晶体管的栅极电压耦合到第二输入晶体管的漏极。在框660处，使用第二耦合电容器将第二主电流源晶体管的栅极电压耦合到第一输入晶体管的漏极。应了解，虽然已描述了其中针对(例如)输入晶体管、级联晶体管及级联互补晶体管使用NMOS晶体管的本发明的示范性实施例，但在对所展示的电路进行对应修改的情况下，也可容易地将PMOS晶体管用于替代示范性实施例中。另外，所属领域的技术人员应了解，虽然已参考MOS晶体管(MOSFET)描述了本发明的示范性实施例，但本发明的技术无需限于基于MOSFET的设计，而是可容易地应用于使用双极接面晶体管(或BJT)及/或其它三端子跨导装置的替代示范性实施例(未图示)。举例来说，在示范性实施例(未图示)中， 所展示的比较器中的任一者可利用BJT而非M0SFET，其中如分别针对MOSFET的漏极、栅极及源极所展示地来耦合BJT的集极、基极及发射极。或者，在BiCMOS工艺中，可使用CMOS与双极结构/装置的组合以使电路性能最大化。另外，除非另有提及，否则在此说明书及在权利要求书中，术语“漏极”、“栅极”及“源极”可涵盖所述术语的与MOSFET相关联的常规意义以及其它三端子跨导装置(例如，BJT)的对应节点，所述对应性对于电路设计领域的技术人员来说将为显而易见的。所属领域的技术人员应理解，可使用多种不同技艺及技术中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可能贯穿以上描述而引用的数据、指令、命令、信息、信号、位、符号及码片。所属领域的技术人员应进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或电子硬件与计算机软件两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上在其功能性方面描述各种说明性组件、块、模块、电路及步骤。将所述功能性实施为硬件还是软件视特定应用及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以变化的方式来实施所描述的功能性，但不应将所述实施决策解释为导致脱离本发明的示范性实施例的范畴。可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器，或任何其它所述配置。结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、 可装卸磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器形成一体。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于用户终端中。在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件加以实施，则可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体传输。计算机可读媒体包括计算机存储媒体及通信媒体两者，通信媒体包括促进计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。通过实例而非限制，所述计算机可读媒体可包含 RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构的形式的所要程序代码且可由计算机存取的任何其它媒体。又，将任何连接恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤缆线、双绞线、数字用户线(DSL)，或例如红外线、无线电及微波的无线技术而从网站、服务器或其它远程源传输软件，则将同轴电缆、光纤缆线、双绞线、DSL或例如红外线、无线电及微波的无线技术包括于媒体的定义中。如本文中所使用，磁盘及光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘利用激光以光学方式再生数据。上述各物的组合也应包括于计算机可读媒体的范畴内。 提供所揭示的示范性实施例的前述描述以使任何所属领域的技术人员均能够制作或使用本发明。在不脱离本发明的精神或范畴的情况下，对这些示范性实施例的各种修改对于所属领域的技术人员将显而易见，且本文中所界定的一般原理可应用于其它实施例。因此，本发明并非意在限于本文中所展示的实施例，而应被赋予与本文中所揭示的原理及新颖特征相一致的最广泛范畴。
权利要求
1.一种包含单端/差动转换器的设备，所述单端/差动转换器包含第一输入晶体管及第二输入晶体管，所述第一输入晶体管的栅极耦合到单端电压，所述第二输入晶体管的栅极耦合到AC接地电压，所述第一输入晶体管及所述第二输入晶体管由主电流加偏压；分别耦合到所述第一输入晶体管的漏极及所述第二输入晶体管的漏极的第一级联晶体管及第二级联晶体管；耦合到所述第一级联晶体管的漏极及所述第二级联晶体管的漏极的负载元件，所述级联晶体管的所述漏极耦合到差动输出电压；及第一级联互补晶体管及第二级联互补晶体管，所述第一级联互补晶体管的漏极及所述第二级联互补晶体管的漏极分别耦合到所述第二级联晶体管的所述漏极及所述第一级联晶体管的所述漏极，所述第一级联互补晶体管的栅极耦合到所述单端电压，所述第二级联互补晶体管的栅极耦合到AC接地电压，所述级联互补晶体管由辅助电流加偏压。
2.根据权利要求1所述的设备，所述第一级联互补晶体管及所述第二级联互补晶体管在弱反转下加偏压，所述第一输入晶体管及所述第二输入晶体管在中等反转下加偏压。
3.根据权利要求2所述的设备，所述第一级联互补晶体管及所述第二级联互补晶体管以0. 4V的栅极-源极电压加偏压且具有0. 55V的阈值电压，所述第一输入晶体管及所述第二输入晶体管以0. 6V的栅极-源极电压加偏压且具有0. 55V的阈值电压。
4.根据权利要求1所述的设备，所述第一级联互补晶体管及所述第二级联互补晶体管使用耦合电容器耦合到所述单端电压及所述AC接地。
5.根据权利要求1所述的设备，所述单端/差动转换器进一步包含第一主电流源晶体管，所述第一主电流源晶体管的漏极耦合到所述第一输入晶体管的源极及所述第二输入晶体管的源极，所述第一主电流源晶体管由DC电压加偏压；第二主电流源晶体管，所述第二主电流源晶体管的漏极耦合到所述第一输入晶体管的所述源极及所述第二输入晶体管的所述源极，所述第二主电流源晶体管由DC电压加偏压；第一耦合电容器，其将所述第一主电流源晶体管的栅极耦合到所述第二输入晶体管的所述漏极；及第二耦合电容器，其将所述第二主电流源晶体管的栅极耦合到所述第一输入晶体管的所述漏极。
6.根据权利要求1所述的设备，所述辅助电流由至少一个辅助电流源晶体管产生。
7.根据权利要求1所述的设备，所述主电流大于所述辅助电流。
8.根据权利要求1所述的设备，所述负载元件包含使用电压加偏压以在所述级联晶体管的所述漏极处产生共模输出电压的晶体管。
9.根据权利要求1所述的设备，所述负载元件包含电阻器。
10.根据权利要求1所述的设备，其中所述设备包含无线通信装置。
11.一种方法，其包含将单端电压耦合到包含第一输入晶体管及第二输入晶体管以及第一级联晶体管及第二级联晶体管的主单端/差动转换器，所述第一输入晶体管的栅极耦合到单端电压，所述第二输入晶体管的栅极耦合到AC接地电压，所述第一输入晶体管及所述第二输入晶体管的源极由主电流加偏压，所述主单端/差动转换器进一步包含耦合到所述第一级联晶体管及所述第二级联晶体管的漏极的负载元件，所述级联晶体管的所述漏极耦合到差动输出电压；及分别将所述第二级联晶体管及所述第一级联晶体管的漏极电压耦合到第一级联互补晶体管及第二级联互补晶体管的漏极，所述第一级联互补晶体管的栅极耦合到所述单端电压，所述第二级联互补晶体管的栅极耦合到AC接地电压，所述级联互补晶体管的源极由辅助电流加偏压。
12.根据权利要求11所述的方法，其进一步包含在弱反转下对所述第一级联互补晶体管及所述第二级联互补晶体管加偏压，及在中等反转下对所述第一输入晶体管及所述第二输入晶体管加偏压。
13.根据权利要求12所述的方法，其进一步包含以0.4V的栅极-源极电压对所述第一级联互补晶体管及所述第二级联互补晶体管加偏压，所述第一级联互补晶体管及所述第二级联互补晶体管具有0. 55V的阈值电压，及以0. 6V的栅极-源极电压对所述第一输入晶体管及所述第二输入晶体管加偏压，第一输入晶体管及第二输入晶体管具有0. 55V的阈值电压。
14.根据权利要求11所述的方法，其进一步包含使用耦合电容器将所述第一级联互补晶体管及所述第二级联互补晶体管耦合到所述单端电压及所述AC接地。
15.根据权利要求11所述的方法，其进一步包含将由第一主电流源晶体管产生的电流耦合到所述第一输入晶体管的所述源极及所述第二输入晶体管的所述源极，所述第一主电流源晶体管由DC电压加偏压；将由第二主电流源晶体管产生的电流耦合到所述第一输入晶体管的所述源极及所述第二输入晶体管的所述源极，所述第二主电流源晶体管由DC电压加偏压；使用第一耦合电容器将所述第一主电流源晶体管的栅极电压耦合到所述第二输入晶体管的所述漏极；及使用第二耦合电容器将所述第二主电流源晶体管的栅极电压耦合到所述第一输入晶体管的所述漏极。
16.根据权利要求11所述的方法，其包含使用至少一个辅助电流源晶体管产生所述辅助电流。
17.根据权利要求11所述的方法，所述主电流大于所述辅助电流。
18.根据权利要求11所述的方法，所述负载元件包含使用电压加偏压以在所述级联晶体管的所述漏极处产生共模输出电压的晶体管。
19.根据权利要求11所述的方法，所述负载元件包含电阻器。
20.一种包含单端/差动转换器的设备，所述单端/差动转换器包含用于使用主路径将单端电压转换为差动电压的装置；及用于通过由辅助路径产生的相互调制产物来消除由所述主路径产生的相互调制产物的装置。
21.根据权利要求20所述的设备，所述用于消除的装置包含所述辅助路径的耦合到所述主路径中的晶体管的级联互补晶体管。
22.根据权利要求20所述的设备，其进一步包含用于以自适应方式对提供到所述主路径的电流加偏压以改进单端/差动转换器的线性的装置。
23. 一种用于无线通信的装置，所述装置包含用于将数字TX信号转换为模拟TX信号的至少一个数/模转换器DAC、用于放大所述模拟TX信号的至少一个基带TX放大器、一 TX LO信号产生器、一耦合到所述TX LO信号产生器及所述至少一个基带TX放大器的上变频转换器、一耦合到所述上变频转换器的输出的TX滤波器、一耦合到所述TX滤波器的功率放大器PA、一耦合到所述功率放大器的输出的双工器、一耦合到所述双工器的低噪声放大器 LNA、一耦合到所述LNA的滤波器、一耦合到所述滤波器的单端/差动转换器、一 RX LO信号产生器、一耦合到所述RX LO信号产生器及所述单端/差动转换器的差动输出的下变频转换器、耦合到所述下变频转换器的输出的至少一个低通滤波器、用于将所述低通滤波器的输出转换为数字信号的至少一个模/数转换器ADC，所述单端/差动转换器包含第一输入晶体管及第二输入晶体管，所述第一输入晶体管的栅极耦合到单端电压，所述第二输入晶体管的栅极耦合到AC接地电压，所述第一输入晶体管及所述第二输入晶体管由主电流加偏压；分别耦合到所述第一输入晶体管的漏极及所述第二输入晶体管的漏极的第一级联晶体管及第二级联晶体管；耦合到所述第一级联晶体管的漏极及所述第二级联晶体管的漏极的负载元件，所述级联晶体管的所述漏极耦合到差动输出电压；及第一级联互补晶体管及第二级联互补晶体管，所述第一级联互补晶体管的漏极及所述第二级联互补晶体管的漏极分别耦合到所述第二级联晶体管的所述漏极及所述第一级联晶体管的所述漏极，所述第一级联互补晶体管的栅极耦合到所述单端电压，所述第二级联互补晶体管的栅极耦合到AC接地电压，所述级联互补晶体管由辅助电流加偏压。
全文摘要
本发明揭示用于设计用在例如通信接收器中的高度差动的单端/差动转换器的技术。在示范性实施例中，包括级联互补晶体管的辅助电流路径耦合到包括输入晶体管及级联晶体管的主电流路径。对所述晶体管加偏压，使得由所述辅助电流路径产生的相互调制产物消除由所述主电流路径产生的相互调制产物。在另一示范性实施例中，视所接收的输入信号的电平而以自适应方式对用于所述主电流路径的电流源晶体管加偏压。在示范性实施例中，可将所述技术应用于设计用于在通信接收器中将单端低噪声放大器LNA输出电压与差动混频器输入介接的转换器。
文档编号H03F1/32GK102460959SQ201080028858
公开日2012年5月16日 申请日期2010年6月28日 优先权日2009年6月27日
发明者肯尼思·C·巴尼特, 苏桑塔·森古普塔 申请人:高通股份有限公司