专利名称：输出放大电路以及使用该电路的显示装置的数据驱动器的制作方法
技术领域：
本发明涉及一种输出放大电路以及使用该电路的显示装置的数据驱动器。
技术背景
最近，液晶显示装置除了在移动电话(手机、移动电话)、笔记本PC、监视器之外， 大画面液晶电视的需求也在增大。这些液晶显示装置利用可进行高精细显示的有源矩阵驱 动方式的液晶显示装置。首先参照图12对有源矩阵驱动方式的液晶显示装置的典型结构 进行简要说明。其中，在图12中与液晶显示部的一个像素相连接的主要结构通过等效电路 来示意性地示出。
一般地，有源矩阵驱动方式的液晶显示装置的显示面板960由使半导体基板(例 如在彩色SXGA面板的情况下是1280x3像素列xlOM像素行)和相对基板以及在这两张基 板之间封入液晶的构造构成，其中在上述半导体基板上使透明的像素电极964以及薄膜晶 体管(TFT)963以矩阵状配置，上述相对基板在整个面上形成有一个透明的电极967。其中 与一个像素相对应的显示元件969具备像素电极964、相对基板电极967、液晶电容965以 及辅助电容966。
根据扫面信号来控制具有开关功能的TFT963的接通、截止(导通、非导通)，当 TFT963变为接通(导通)时，与图像数据信号相对应的灰度信号电压施加到显示元件969 的像素电极964上，液晶的透过率根据各像素电极964和相对基板电极967之间的电位差 而变化，在TFT963截止(非导通)后也通过液晶电容965以及辅助电容966使该电位差在 一定时间内保持，从而显示图像。
在半导体基板上，传送向各像素电极964施加的多个电平电压(灰度信号电压) 的数据线962和传送扫描信号的扫描线961布线成格子状(在上述彩色SXGA面板的情况 下，数据线为1280X3根，扫描线为IOM根)，扫描线961以及数据线962由于在彼此的交 叉部上形成的电容或夹持在相 对基板电极之间的液晶电容等，变成较大的电容性负载。
此外，扫描信号通过栅极驱动器970供给给扫描线961，并且由数据驱动器980经 由数据线962向各像素电极964供给灰度信号电压。并且栅极驱动器970以及数据驱动器 980是由显示控制器950来控制，所需的时钟CLK、控制信号等分别由显示控制器950来供 给，图像数据供给给数据驱动器980。其中现在数字数据成为图像数据的主流。并且，电源 电路940分别供给所需的电源电压。
一个画面的数据的改写以1帧为期间(在以60Hz驱动时通常约为0. 017秒)进 行，用各扫描线按照每1像素行(每行)依次选择，在选择期间内由各数据线供给灰度电压 信号。其中，也存在用扫描线同时选择多个像素行或用60Hz以上的帧频驱动的情况。
栅极驱动器970只要至少提供2值的扫描信号即可，与之相对地数据驱动器980 需要以与灰度数对应的多值电平的灰度信号电压来驱动数据线。因此，数据驱动器980具 备使图像数据转换为模拟电压的解码器；和数字模拟转换电路(DAC)，由使该模拟电压放 大输出到数据线962的输出放大器构成。
监视器或液晶电视等大画面显示装置的驱动方法采用可高画质化的点反转驱动 方式。点反转驱动方式为如下的驱动方式在图12的显示面板960中，使相对基板电极电 压VCOM为恒定电压，相邻像素所保持的电压极性为彼此相反极性。因此，输出到相邻的数 据线(962)上的电压极性相对于相对基板电极电压VCOM变为正极以及负极。此外，在点反 转驱动中，通常按每一个水平期间进行数据线的极性反转，但是在数据线负载电荷电容变 大或者帧频变高等情况下，也采用按每两个水平期间进行极性反转的点驱动方法。
图13(A)是表示驱动数据线的数据驱动器中的输出放大电路(输出电路)的结构 的图(参照专利文献1等)。图13(B)是用于说明图13(A)的动作的时序图。
其中具备差动级900，非反转输入端子连接到输入端子m ；PMOS晶体管M93，源 极连接到第1电源端子(VDD)，栅极连接在差动级900的第1输出上，漏极连接在输出端子 N3上；nMOS晶体管M94，源极连接到第2电源端子(VSQ上，栅极连接到差动级900的第2 输出(输出与第1输出同相的信号)上，漏极连接到输出端子N3上，并且输出端子N3连接 在差动级900的反转输入端子上。在输出放大电路的输出端子N3和负载(数据线)90之 间设有输出开关SW90 (传输门)。
为了防止输入到输出端子m的输入信号(模拟数据)变化时的转换噪声被输出 放大电路放大并传递到负载(数据线)90并产生显示恶化的情况，输出开关90通常进行如 下控制从第1数据开始起，在预定期间(Tll)断开输出开关SW90。在图13(B)的预定期 间(Tll)，模拟数据信号完成转换，在输出期间(T12)，输出开关SW90接通，通过根据输入信 号Vin从输出放大电路输出的灰度信号电压来驱动负载(数据线)90。
图14是用晶体管电平示出图13(A)的差动级900的结构例的图，其构成同时具备 nMOS差动对和pMOS差动对的折叠式共源共栅Rail-to-Rail放大器。差动级900具有由 第1以及第2电流源(M13、M23)来驱动的nMOS差动对(M11、M12)以及pMOS差动对(M21、 M23)，nM0S以及pMOS差动对的第1输入之间连接在输入端子⑴上，第2输入之间连接在输 出端子( 上，还具备与nMOS差动对的输出连接的第1共源共栅镜像电路(M14 M17)； 第1浮动电流源(M31、M32)以及第2浮动电流源(M33、M34)，一端分别连接在第1共射共 基电流镜的第1以及第2端子上；和第2共射共基电流镜(MM M37)，在第1以及第2浮 动电流源的另一端上分别连接有第1以及第2端子，并连接到pMOS差动对的输出对。第1 以及第2共射共基电流镜的上述第2端子为差动级900的第1以及第2输出。
更为详细地参照图14，差动级900具备nM0S晶体管M13 (恒流源)，源极连接在 电源VSS上，栅极连接在偏置端子Bm上；nMOS晶体管M11、M12 (nMOS差动对)，共同连接的 源极连接在nMOS晶体管M13的漏极上，栅极分别连接在输入端子1和输出端子2上；pMOS 晶体管M23 (恒流源)，源极连接在电源VDD上，栅极连接在偏置端子BPl上；pMOS晶体管 M21、M22 (pMOS差动对)，共同连接的源极连接在pMOS晶体管M23的漏极上，栅极分别连接 在输入端子1和输出端子2上；pMOS晶体管M14、M15，源极连接在电源VDD上，栅极之间相 互连接；PMOS晶体管M16、M17，源极分别连接在pMOS晶体管M14、M15的漏极上，栅极共同 连接到偏置端子BP2上；nMOS晶体管M24、M25，源极连接在电源VSS上，栅极之间相互连接； 以及nMOS晶体管M26、M27，源极分别连接在nMOS晶体管M24、M25的漏极上，栅极共同连接 到偏置端子BN2上。
nMOS晶体管Mll和M12的漏极(nMOS差动对的输出)分别连接在pMOS晶体管M14、M15 (nMOS差动对的负载电路)的漏极上。pMOS晶体管M21和M22的漏极(pMOS差动 对的输出)分别连接在nMOS晶体管M24、M25 (pMOS差动对的负载电路)的漏极上。pMOS 晶体管M17的漏极连接在pMOS晶体管M14、M15的共同栅极上，pMOS晶体管M14 M17构 成第1共射共基电流镜。nMOS晶体管M27的漏极连接在nMOS晶体管M24、M25的共同栅极 上，晶体管MM M27构成第2共射共基电流镜。
其中具备在pMOS晶体管M17的漏极和nMOS晶体管M27的漏极之间并联连接的 nMOS晶体管M32以及pMOS晶体管M31 ；和在pMOS晶体管M16的漏极和nMOS晶体管M26的 漏极之间并联连接的nMOS晶体管M34以及pMOS晶体管M33。pMOS晶体管M31的栅极连接 在偏置端子BP3上，nMOS晶体管M32的栅极连接在偏置端子BN3上，pMOS晶体管M33的栅 极连接在偏置端子BP4上，nMOS晶体管M34的栅极连接在偏置端子BN4上。pMOS晶体管 M31、nMOS晶体管M32、pMOS晶体管M33、nMOS晶体管M34分别构成浮动电流源。
在pMOS晶体管M14、M16的连接节点(nMOS差动对的输出)和输出端子2之间插 入有电容C3 (相位补偿电容)，在nMOS晶体管M24、M26的连接节点(pMOS差动对的输出) 之间连接有电容C4。
输出级110具备pM0S晶体管M93，在电源VDD上连接有源极，栅极连接在pMOS晶 体管M16的漏极(第1共射共基电流镜电路的上述第2端子)上；和nMOS晶体管M94，电 源VSS上连接有源极，栅极连接在nMOS晶体管M26的漏极(第2共射共基电流镜电路的上 述第2端子)上。pMOS晶体管M93和nMOS晶体管M94的漏极的连接节点构成输出节点2， 并连接在nMOS差动对的nMOS晶体管Ml2的栅极和pMOS差动对的pMOS晶体管M22的栅极 上。图14的差动级900和输出级100构成电压跟随器。
在专利文献2中，作为偏置消除放大器，公开了如图15所示的结构。参照图15，差 动电路10具备nM0S晶体管M3、M4，共同连接有源极并构成差动对；nMOS晶体管M9 (电流 源)，连接在nMOS晶体管M3、M4的共同源极上；和电流镜电路，由分别连接在nMOS晶体管 M3、M4的漏极上的pMOS晶体管M1，M2构成。具有源极连接在电源端子VDD上，栅极连接在 nMOS晶体管M4的漏极上的pMOS晶体管M7, pMOS晶体管M7的漏极附经由开关SW2反馈 到晶体管M3的栅极上。具备nMOS晶体管MlO (降压用的电流源晶体管)，源极连接在电源 端子GND上，漏极连接在pMOS晶体管M7的漏极附上，栅极接收偏置电压VBB。具有pM0S 晶体管Ml 1，源极连接在电源端子VDD上，漏极连接在输出端子OUT上；nMOS晶体管M12，源 极连接在电源端子VSS上，漏极连接在输出端子OUT上；pMOS晶体管M13，连接在晶体管M7 的栅极和晶体管Mll的栅极之间，栅极连接在控制信号CON上；pMOS晶体管M15，连接在晶 体管M12的栅极和晶体管MlO的栅极之间，栅极连接在控制信号CON的反转信号(反相器 INV2的输出)上；pMOS晶体管M14，在电源端子VDD上连接有源极，漏极连接在晶体管Mll 的栅极上，并向栅极输入用反相器INVl使控制信号CON反转的信号；以及nMOS晶体管M16， 在电源端子GND上连接有源极，漏极连接在晶体管M12的栅极上，并输入用反相器INV2使 控制信号CON反转而得到的信号再用反相器INV3反转而得到的信号。
在输入级差动对晶体管M3、M4上连接有存储偏置状态的偏置消除电路11。偏置 消除电路11存储输入电压IN上相加偏置电压Δ V的电压(IN+Δ V)。
偏置消除电路11具备晶体管M5、M6(nM0S)，与差动对晶体管Μ3、Μ4并联连接，用 于消除偏置；电流源晶体管Μ8 (nMOS)，连接在晶体管Μ5、Μ6的共同连接的源极上；和偏置消10除用电容Cl，连接在晶体管M5的栅极上。在三个电流源晶体管M8、M9、MlO的栅极上施加 有预定的偏置电压VBB。
在偏置消除期间，使开关SW2断开(非导通)，使开关SW1、SW3接通(导通)，在晶 体管M3、M4、M6的栅极上施加输入电压1N。这时，偏置消除电路11内的晶体管M5的栅极 N2上经由开关SW3反馈有晶体管M7的漏极m，成为对输入电压IN的电压跟随器结构。其 结果是，在电容Cl上存储输入电压IN上相加偏置电压Vof的电压(IN+Vof)。
在之后的运算放大动作期间，使开关SW2接通，使开关SW1、SW3断开，在晶体管M3 的栅极上反馈输出晶体管M7的漏极m。偏置消除电路11维持晶体管M5、M6的栅极的电 压。其结果，晶体管M3的栅极在成为输入电压IN的状态下稳定，在晶体管M7的漏极m上 生成输入电压IN。
此外，晶体管Mll(pMOS)和晶体管M12 (pMOS)(第2输出级)与晶体管M7和晶体 管MlO(第1输出级)并联连接，在晶体管Mll的栅极上设置有开关晶体管M13、M14(均 为pMOS)，此外在第2输出电流源晶体管M12的栅极上连接有开关晶体管M15、M16 (均为 nMOS)。这些开关晶体管M12、M14、M15、M16分别通过控制信号CON和由反相器INV1、2、3反 转而得到的其反转控制信号来控制接通、断开。
在该运算放大电路中，在偏置消除期间结束时，使晶体管Mll以及晶体管M12与晶 体管M7和晶体管MlO分离，并使其栅极连接到电源VDD以及接地GND上，成为非动作状态。 即，使控制信号CON从Low (低)电平切换为High (高)电平，从而使晶体管M13、M15均断 开，晶体管M14、M16均接通。之后，开关SW4接通，进入运算放大动作期间。其结果，在之后 的运算放大动作期间，停止差动电路10的输出对晶体管Mll的控制动作，晶体管Mll成为 非激活状态。输出电流源晶体管M12也同样地成为非激活状态。
图16是示出图15的电路的输出部的动作的图。在偏置消除期间，断开开关SW2、 SW4，接通开关SW1、SW3，接通晶体管M13、M15，断开M14、M16，激活第2输出级(M11、M12)。 输出晶体管M7的漏极节点m被从输入电压IN偏置了偏置电压AV的电压驱动，用输入电 压IN+ Δ V向电容Cl充电。在运算放大动作期间，接通开关SW2、SW4，断开开关SWl、SW3，第 2输出级(Mil、MU)变为非激活状态。第2输出级(Mil、MU)在偏置消除期间被激活，在 第2输出级(M11、M12)的各栅极上供给有与供给给第1输出级(M7、M10)的各栅极上的信 号相同的信号。这样一来，连接在输出端子OUT上的负载电容(未图示)在偏置消除期间 由第2输出级(M11、MU)驱动到输入电压IN左右，从而可以提高负载电容的驱动速度(提 高输出电压的响应特性)。最终的负载电容的驱动电压(输出电压)为偏置电压被消 除掉的电压(IN)，在运算放大动作期间从第1输出级(M7、M10)输出。
专利文献1 日本特开2007-047342号公报
专利文献2 日本特开2003-060453号公报
以下为本发明的分析。
由于液晶TV的大型化，数据线负载增大，由于高精细化，数据驱动期间也有缩短 的趋势。需要提高驱动器驱动负载的速度，并要求降低消耗电力。
由图13的输出放大电路驱动大型高精细LCD面板时，负载90的电容变大，并且一 个数据期间变短。
因此，由于输出开关SW90的接通电阻，负载电容的驱动速度不足。
并且，因为经由输出开关SW90进行充放电，所以由于输出开关SW90的接通电阻， 电力消耗或放热也增加。与此相对地，为了降低输出开关SW90的接通电阻，需要使输出开 关SW90的尺寸变大，并增大面积。
另一方面，用偏置消除放大器驱动大型高精细LCD面板时，虽然可以用偏置电压 被消除的高精度的输出电压来驱动，但是需要偏置消除期间，实际上有时会出现驱动负载 电容的运算放大动作期间缩短，驱动速度不足的情况。
在图15的偏置消除放大器中，虽然可以在偏置消除期间也可以由第2输出级 (M1UM12)来驱动负载电容，但是对大负载电容不能获得充分的驱动能力。下面说明其理
在偏置消除期间，第1输出级(M7、M10)与负载电容切断(断开SW4)，驱动电容Cl。 电容Cl可以保持含有偏置电压Δ V的电压即可，为了防止放大器面积的增加，构成为小电 容值。从而，偏置消除期间的第1输出级(Μ7、Μ10)的驱动能力只有可以使电容Cl充放电 的能力。
因此向第1输出级(Μ7、Μ10)的各栅极施加的电压的变化(栅极_源极间电压的 增加)小。
因为向第2输出级(Μ11、Μ12)的各栅极供给的电压和向第1输出级(Μ7、Μ10)的 各栅极施加的电压相同，因此对于大负载电容不能获得充分的驱动能力，对驱动速度的提 高没有贡献。发明内容
因此，本发明的目的是提供一种输出放大电路以及使用有该电路的显示装置的数 据驱动器，在校正输出偏置而能够高精度输出的输出放大电路中，能够提高驱动速度并削 减消耗电力。
本发明为解决上述课题大致有以下结构。
根据本发明，提供一种输出放大电路，其具备输入端子，接收输入电压；差动级， 具有输入预定电压(基准电压)的第1输入、第2输入、第1输出及第2输出；第1输出级， 具有与上述差动级的上述第1输出和第2输出分别连接的第1输入和第2输入；第2输出 级，具有与负载连接的输出、第1输入和第2输入；电容元件，一端与上述差动级的输入对的 上述第2输入连接；以及控制电路，上述控制电路切换第1连接方式和第2连接方式，上述 第1连接方式下，使上述差动级的上述第1输出和上述第2输出与上述第2输出级的上述 第1输入和上述第2输入之间为非导通状态，且使上述第1输出级的输出和上述第2输出级 的输出之间为非导通状态，且使上述第1输出级的输出和上述差动级的上述第2输入之间 为导通状态，且向上述电容元件的另一端供给来自上述输入端子的上述输入电压，上述第2 连接方式下，使上述差动级的上述第1输出和上述第2输出与上述第2输出级的上述第1 输入和第2输入之间为导通状态，且使上述第1输出级的输出和上述第2输出级的输出为 导通状态，且使上述第1输出级的输出和上述差动级的上述第2输入之间为非导通状态，且 使上述电容元件的上述另一端与上述输入端子之间为非导通状态，且使上述第1输出级的 输出和上述电容元件的上述另一端之间为导通状态。根据本发明，提供一种具备该输出放 大电路的数据驱动器以及显示装置。
根据本发明，在校正输出偏置而能够高精度输出的放大器中，能够提高驱动速度， 并削减消耗电力。
图1是示出本发明的一个实施方式的结构的图。
图2是说明本发明的一个实施方式的动作的图。
图3是示出本发明的第1实施例的结构的图。
图4是说明本发明的第1实施例的动作的图。
图5是示出本发明的第2实施例的结构的图。
图6是示出本发明的第2实施方式的结构的图。
图7是说明本发明的第2实施方式的动作的一例的图。
图8是说明本发明的第2实施方式的动作的其他例的图。
图9是说明本发明的第3实施方式的结构的图。
图10是说明本发明的第4实施方式的结构的图。
图11是说明有机EL显示装置的图。
图12是说明液晶显示装置的图。
图13㈧、⑶是说明专利文献1所记载的电路的结构和动作的图。
图14是示出图13(A)的结构的图。
图15是示出专利文献2所记载的电路的结构的图。
图16是说明图15的电路的动作的图。
具体实施方式
以下对本发明的实施方式进行说明。本发明涉及的输出放大电路，在一个方式中 具备输入端子(8)，接收输入电压(Va)；差动级(100)，具有输入基准电压(Vref)的第1输 入、第2输入(10)、第1及第2输出(4、6)；第1输出级(110)，第1、第2输入连接到上述差 动级(100)的输出(4、6)；第2输出级(120)，输出(3)连接到负载(90)，具有第1、第2输 Λ (5,7)；电容元件(Cl)，一端连接在差动级(100)的第2输入(10)上；和控制电路(500、 510、520)，切换第1、第2连接方式。
控制电路在第1连接方式下断开开关(SW11、SW12)使差动级(100)的第1、第2 输出(4、6)和第2输出级(120)的第1、第2输入(5、7)之间分别为非导通状态，且断开开 关(SWlO)使第1输出级(110)的输出⑵和第2输出级(120)的输出(3)之间为非导通 状态，且接通开关(SW32)使第1输出级(110)的输出⑵和差动级(100)的第2输入(10) 之间为导通状态，且接通开关(SW31)以向电容元件(Cl)的另一端(9)供给来自输入端子 ⑶的输入电压(Va)0断开第1输出级(110)的输出⑵和电容元件(Cl)的另一端(9) 之间的开关(SW33)。
控制电路在第2连接方式下接通开关(SW11、SW12)使差动级(100)的第1、第2 输出(4、6)和第2输出级的第1、第2输入(5、7)之间分别为导通状态，且接通开关(SWlO) 使第1输出级(110)的输出(2)和第2输出级(120)的输出(3)为导通状态，且断开开关 (SW32)使第1输出级(110)的输出⑵和差动级(100)的第2输入(10)之间为非导通状态，且断开开关(SW31)使电容元件(Cl)的另一端(9)和输入端子(8)为非导通状态，且接 通开关(SW33)使第1输出级(110)的输出⑵和电容元件(Cl)的另一端(9)之间为导通 状态。
接收与一个数据所对应的输入电压并驱动上述负载所需的期间具有第1期间 (first time interval) (Tl)和与之连续的第 2 期间(second time interval) (T2)。在第 1期间(Tl)，用第1连接方式使第1输出级(110)激活，断开(非导通)开关(SW10、SW11、 SW12)，使第1输出级(110)的输出节点(2)与负载(90)切断。
在第1期间，使差动级(100)和第1输出级(110)动作，接通(导通)开关(SW31)， 接通(导通)开关(SW32)，断开(非导通)开关(SW33)，在电容元件(Cl)储存第1输入端 子(1)的电压(Vref)上相加输出偏置(Voff)的电压(Vref+Voff)(节点10的电压)和输 入端子(8)的输入电压(Va)之间的电压差{Va-(Vref+Voff)}的电荷。
在第2期间(T2)，用第2连接方式，接通(导通)开关(SW11、SW12)，使第2输出 级(120)的第1、第2输入(5、7)分别连接到差动级(100)的第1、第2输出(4、6)并激活， 接通(导通)开关(SWIO)，使负载(90)连接到第1输出级(110)的输出节点(2)上，由第 1输出级(110)以及第2输出级(120)驱动。并且，在第2期间(T2)，断开(非导通)开关 (SW32)和开关(SW31)，接通(导通)开关(SW33)。因为开关(SW31)为断开(非导通)，所 以电容元件(Cl)的另一端(9)与输入端子⑶分离，成为在电容元件(Cl)的端子间电压 IVa-(Vref+Voff)}上相加断开开关(SW32)之前的端子(10)的电压(Vref+Voff)而得到的 电压所对应的电压(输入电压(Va))。连接在第1输出级(110)的输出节点(2)上的输出 节点(3)的电压(Vo)成为没有输出偏置的电压(Va)所对应的电压。
在本发明中，第2输出级(120)也可以是输出电压(Vo)达到电压(Va)时停止动 作的结构。也可以使第2输出级(120)的输出晶体管(未图示)的阈值电压的绝对值大于 第1输出级(110)的输出晶体管(未图示)的阈值电压的绝对值。或者，也可以将第1输 出级(110)的输出信号电平移位而作为第2输出级(120)的输出晶体管的输入信号供给。 或者，在第2输出级(120)中，也可以组合由于峰值检测等输出电压达到输入电压时使第2 输出级(120)非激活的电路。
根据本发明，可以通过不受输出开关(SWIO)的接通电阻的影响的第2输出级 (120)来提高负载(90)的驱动速度，并削减经由输出开关(SW10)驱动负载(90)的驱动电 流，从而能够削减消耗电力(削减由输出开关的接通电阻引起的消耗部分。并且能够输出 消除了输出偏置的高精度的电压。
<实施方式1>
图1是示出本发明涉及的输出放大电路的一个实施方式的结构的图。参照图1，在 本实施方式中具备差动级100 ；第1输出级110 ；第2输出级120 ；开关SW11、SW12，分别连 接在差动级100的第1以及第2输出4、6和第2输出级120的第1以及第2输入之间；开 关SW10，连接在第1输出级110的输出节点2和第2输出级120的输出节点3之间；开关 SW31，连接在输入端子8和节点9之间；电容Cl，连接在节点9和差动级100的反转输入端 子10之间；开关SW32，连接在第1输出级110的输出节点2和差动级100的反转输入端子 10之间；开关SW33，连接在第1输出级110的输出节点2和节点9之间；和控制信号产生电 路500，产生进行开关的接通、断开控制的控制信号。其中，差动级100至少含有恒流源、差动对和负载电路。并且，在具备中间级的输出放大电路中，差动级100包含该中间级。
第1输出级110的输出节点2经由开关SW32、SW33连接在差动级100的反转输入 端子㈠和电容Cl的连接点(节点10)、电容Cl和开关SW31的连接点(节点9)上，差动 级100的非反转输入端子(+)连接在节点1上，并输入有基准电压Vref(恒电压)。并且第 2输出级120的输出节点3连接在负载90 (数据线)上。
虽没有特殊限制，但是在本实施例中输出放大电路驱动有源矩阵型显示面板的数 据线，负载90与例如图12的数据线962相对应。其中，在图1中，开关SW10、SW11、SW12、第 2输出级120内的未图示的开关构成了控制输出放大电路的连接方式的连接控制电路(第 1开关部)510，并由来自控制信号产生电路500的控制信号来控制导通、非导通。并且，开关 SW31、SW32、SW33构成了控制输出放大电路的连接方式的第2开关部(连接控制电路)520， 并由来自控制信号产生电路500的控制信号来控制接通(导通)、断开(非导通)。第2输 出级120的激活、非激活的控制也由来自控制信号产生电路500的控制信号来控制。
图2是示出图1的输出放大电路动作的一例的时序波形图。在图2中，1数据期间 (TD)含有第1以及第2期间T1、T2。在第1期间Tl使第1输出级110激活，并使第2输出 级120非激活，断开开关SW10，输出放大电路与负载90切断。在第1期间Tl使差动级100 以及第1输出级110动作，并分别使开关SW31、SW32为接通、断开，并使包含输出偏置的节 点10的电压(Vref+Voff)和输入端子8的输入电压Va之间的电压差储存在电容Cl中。
在第2期间T2接通开关SW11、SW12，使第2输出级120的输入5、7连接到差动级 100的输出4、6上激活，并接通开关SW10，由第1输出级110、第2输出级120同时驱动负载 90，并输出与没有输出偏置的输入电压Va相对应的电压。
<实施例1>
图3是示出本发明的第1实施例的结构的图。在图3中示出有图1的第1输出级 110、第2输出级120的电路结构。参照图3，第1输出级110具备在电源VDD和电源VSS之 串联连接的PMOS晶体管Ml和nMOS晶体管M2。pMOS晶体管Ml的源极、栅极和漏极分别连 接在电源VDD、差动级100的第1输出4和输出节点2上。nMOS晶体管M2的源极、栅极和 漏极分别连接在电源VSS、差动级100的第2输出6和输出节点2上。
第2输出级120具备在电源VDD和电源VSS之间串联连接的pMOS晶体管M3和 nMOS晶体管M4，还具备开关SW13、SW14。pMOS晶体管M3的源极连接在电源VDD上，栅极 (第2输出级120的第1输入5)经由开关SW13连接在电源VDD上，并经由开关SWll连接 在差动级100的输出4上，漏极连接在输出节点3上。nMOS晶体管M4的源极连接在电源 VSS上，栅极(第2输出级120的第2输入7)经由开关SW14连接在电源VSS上，并经由开 关SW12连接在差动级100的输出6上，漏极连接在输出节点3上。
pMOS晶体管M3、nM0S晶体管M4优选的是如下设定对于pMOS晶体管Ml，nMOS晶 体管M2各阈值电压的绝对值变大，并在输出电压稳定时停止pMOS晶体管M3的充电作用、 nMOS晶体管M4的放电作用。差动级100的输出6和电源电位VSS之间的电压提供nMOS晶 体管M2、M4的栅极、源极之间的电压。nMOS晶体管M4的阈值电压比nMOS晶体管M2的阈 值电压大的情况下，输出电压稳定时的差动级100的输出6的电位变为VSS左右的电位，该 电位维持nMOS晶体管M4为断开，nMOS晶体管M2为接通的状态。
差动级100的输出4和电源电位VDD之间的电压提供pMOS晶体管Ml、M3的栅极、源极之间的电压。在PMOS晶体管M3的阈值电压的绝对值比pMOS晶体管Ml的阈值电压的 绝对值大的情况下，输出电压稳定时的差动级100的输出4的电位变为VDD左右的电位，该 电位维持pMOS晶体管M3为断开，pMOS晶体管Ml为接通的状态。
图4是说明图3的电路开关的动作的图。图4的T1、T2与图2的T1、T2相同。在 第 1 期间中断开开关 SW10、SW11、SW12、SW33，接通 SW13、SW14、SW31、SW32。第 2 输出级 120 的晶体管M3、M4也为截止，输出放大电路与负载90切断。在第1期间Tl中与图2的第1 期间Tl 一样，使差动级100以及第1输出级(M1、M2)动作，并在电容Cl中储存包含输出偏 置的节点10的电压(Vref+Voff)和输入端子8的输入电压Va之间的电压差。
在第2 期间 T2，接通开关 SW10、SW11、SW12、SW33，并断开 SW13、SW14、SW31、SW32。 第1输出级(M1、M2)、第2输出级(M3、M4)接收差动级100的差动输出4、6，并驱动负载90。 在第2期间T2，与图2的第2期间T2同样地使差动级100、第1输出级(M1、M2)、第2输出 级(M3、M4)动作，由第1输出级(M1、M2)以及第2输出级(M3、M4)同时驱动负载90，并输 出与没有输出偏置的输入电压Va相对应的电压。其中，第1输出级(M1、M2)经由输出开关 SWlO驱动负载90，但是第2输出级(M3、M4)不经由输出开关SWlO驱动负载90。使第2输 出级(M3、M4)的各晶体管设定为驱动能力充分高的晶体管尺寸，以使负载90由不受输出开 关的接通电阻的影响的第2输出级(M3、M4)来高速驱动。输出电压接近稳定状态时，停止 第2输出级(M3、M4)的作用，只剩下第1输出级(M1、M2)的作用。第1输出级(M1、M2)的 驱动能力只要在输出稳定状态附近具有驱动负载90的能力即可，使第1输出级(M1、M2)的 晶体管尺寸变小成为可能。
在本实施例中，差动级100显然可以由图14的差动级900(折叠式共源共栅 Rail-To-Rail差动电路)来构成。
根据本实施例，可以提高驱动速度，并削减由输出开关的接通电阻消耗的消耗电 力。并且可以输出没有输出偏置的高精度电压。
<实施例2>
下面对本发明的第2实施例进行说明。图5是示出本发明的第2实施例结构的图。 参照图5，本实施方式在图3的结构中，在差动级100的输出4和第2输出级120的输入5 之间与开关SWll串联具备第1电平移位电路LS1，并在差动级100的输出6和第2输出级 的输入7之间与开关SW12串联具备第2电平移位电路LS2。其中在本实施例中，关于各第 1输出级(M1、M2)和第2输出级(M3、M4)的晶体管的阈值电压，可以使同一导电型的晶体 管之间的阈值电压相同。其他结构也和图3相同。在以下对参照图3说明的第1实施例的 不同点进行说明，并省略相同部分的说明。
开关SWll为接通时(图4的第2期间T2)，由于第1电平移位电路LS1，节点5变 为比节点4高电位，开关SW12为接通时(图4的第2期间T2)，由于第2电平移位电路LS2， 节点7变为比节点6低电位。设定第1以及第2电平移位电路(LSI、LS2)的电压偏移量， 以使输出电压稳定时停止输出级120的pMOS晶体管M3的充电、nMOS晶体管M4的放电作 用。在本实施例中第1以及第2电平移位电路(LS1、LS2)的作用与图3中相对第1输出级 (M1，M2)使第2输出级(M3、M4)的各晶体管的阈值电压的绝对值设定为较高的作用相同。
与上述第1实施例同样地，在本实施例中也可以提高驱动速度，并削减消耗电力。 并且可以输出没有输出偏置的高精度的电压。
<实施方式2>
下面对本发明的第2实施方式进行说明。图6是示出本发明的第2实施方式的结 构的图。参照图6，差动级100、第1输出级110、第2输出级120、电容Cl、开关SWlO、SWl 1、 Sff 12, Sff3U SW32、SW33与图1示出的上述第1实施方式相同。在本实施方式中，添加有差 动级 101、第 1 输出级 111、电容 C2、开关 SW20、SW21、SW22、SW41、SW42、SW43。
向非反转输入端子⑴输入来自节点1的基准电压Vref的差动级101的第1以及 第2输出14、16经由开关SW21、SW22连接在第2输出级120的第1以及第2输入5、7上。 并且，差动级101的差动输出14、16连接在第1输出级111的差动输入上。第1输出级111 的输出节点12经由开关SW20连接在输出节点3上。并且，第1输出级111的输出节点12 经由开关SW43、SW42连接在差动级101的反转输入端子20、节点19上，即分别连接在电容 C2的两端上。输入端子18经由开关SW41连接在节点19上。本实施方式具备两组第1输 出级110、111和一个第2输出级120，并切换以下两种驱动第1组差动级100、第1输出级 110以及第2输出级120对负载90的驱动；和第2组差动级101、第1输出级111以及第2 输出级120对负载90的驱动。
图7是用于说明图6动作的一例的时序图。在图7中示出了开关控制不同的第1 以及第2数据期间(TD1、TD2)，在各数据期间中含有第1以及第2期间T1、T2。在数据期间 TDl中，由第2组差动级101、第1输出级111以及第2输出级120来驱动负载90。在数据 期间TDl中的第1期间Tl，开关SW41、SW42为接通(导通)，开关SW20、SW21、SW22、SW43为 断开(非导通)，并在节点20上施加有在基准电压Vref上加有第2输出偏置(VofH)的电 压，在电容C2的端子之间储存输入端子18的输入电压Va2和节点20的电压(Vref+Voff2) 之间的电压差。第2输出级120为非激活状态，输出放大电路与负载90切断。
在第2期间T2，开关SW41、SW42为断开(非导通)，开关SW43为接通(导通)，开 关SW21、SW22、SW20为接通(导通)，以使用第1输出级111和激活的第2输出级120来驱 动输出接点3。由输出节点3输出的电压消除第2输出偏置(Voff2)，输出与输入电压Va2 相对应的电压。
其中在数据期间TDl中，第1组差动级100和第1输出级110不对负载90的驱动 产生作用，只起向电容Cl储存电荷的作用。即在数据期间TDl的第1期间Tl中，开关SW32 为接通(导通)，开关3131、3110、3111、3112、3133为断开(非导通)，并在节点10上施加 有在基准电压Vref上加有第1输出偏置(Voffl)的电压。在第2期间T2中，开关SW10、 SfflU Sff 12, SW33为断开(非导通)，开关SW32、Sff31为接通(导通)，并在电容Cl的端子 之间储存输入端子8的输入电压Val和节点10的电压(Vref+Voffl)之间的电压差。
在数据期间TD2中，由第1组差动级100、第1输出级110以及第2输出级120来 驱动负载90。在数据期间TD2的第1期间Tl中，开关SW31、SW32为接通(导通)，开关 SW10、SW11、SW12、SW33为断开(非导通)，并保持数据期间TDl的第2期间T2的开关状态。 从而，在电容Cl中储存输入端子8的输入电压Val和节点10的电压(Vref+Voffl)的电压 差。第2输出级120为非激活状态，并与负载90切断。
在第2期间T2，开关SW31、SW32为断开，开关SW33为接通，开关SWll、SW12、SWlO 为接通，以用第1输出级110和激活的第2输出级120来驱动输出接点3。由输出节点3输 出的电压消除第1输出偏置(Voffl)，输出与输入电压Val相对应的电压。
其中在数据期间TD2中，第2组差动级101和第1输出级111不对负载90的驱动 产生作用，只起向电容C2储存电荷的作用。即在数据期间TD2的第1期间Tl中，开关SW42 为接通(导通)，开关3141、3120、3121、3122、3143为断开(非导通)，并在节点20上施加 有在基准电压Vref上加有第2输出偏置(Voff^)的电压。在第2期间T2，开关SW20、SW21、 SW22、SW43为断开(非导通)，开关SW42、SW41为接通(导通)，并在电容C2的端子之间储 存有输入端子18的输入电压Va2和节点20的电压(Vref+Voff^)之间的电压差。该状态 持续到数据期间TD2之后的数据期间(未图示)的第1期间Tl。
图8是用于说明图6的动作的其他例的时序图。在图8中，示出有开关控制不同 的第1以及第2数据期间(TD1、TD2)。在图8中，数据期间刚开始后不切断输出放大电路 和负载90而驱动。在图13(B)中点反转驱动中为了防止转换噪声，一个数据期间的开始到 预定期间通常将输出开关控制为断开。
但是近年来由于显示装置的大画面化、高分辨率化，引起数据线电容的大幅增加， 或为了提高动态图像等的显示品质而提高驱动频率时，也采用有使同一极性的水平期间连 续并减小极性反转的周期(例如每1帧极性反转)来驱动的方法。这是因为在同一极性连 续的数据期间中即使相比有极性反转的数据期间驱动电压振幅变小并且驱动频率变高，也 可以确保数据线的电压读取率(电压达到目标电压的实际的电压达到率)。
并且，为了进一步提高数据线的电压读取率，有缩小或者删除转换噪声防止期间 的趋势。这是因为，通过驱动电压振幅的减小，转换噪声也减少一些，或者由于转换噪声，数 据线的电压读取率降低，这些对显示的影响大。作为这种不切断输出放大电路和负载90而 驱动的情况的动作例，参照图8进行说明。
在图8中，前后两个数据期间TD1、TD2分别起第1以及第2期间Tl、T2的作用。 即第2组差动级101和第1输出级111在数据期间TDl的前一个数据期间(未图示)起第 1期间Tl的作用，在数据期间TDl起第2期间T2的作用。并且第1组差动级100和第1输 出级110在数据期间TDl起第1期间Tl的作用，在数据期间TD2起第2期间T2的作用。第 2输出级120在各数据期间被激活，在数据期间TDl和第2组第1输出级111 一起驱动负载 90，在数据期间TD2和第1组第1输出级110 —起驱动负载90。以下对数据期间TD1、TD2 的作用具体说明。
在数据期间TDl中，由图6的第2组差动级101、第1输出级111以及第2输出级 120来驱动负载90。其中，在数据期间TDl的前一个数据期间进行与后述的数据期间TD2 相同的开关控制，在节点20上施加有在基准电压Vref上加有第2输出偏置(Voff2)的电 压，在电容C2的端子之间储存有与上述前一个数据期间的输入数据相应的输入端子18的 输入电压Va2和节点20的电压(Vref+Voff2)的电压差。
在数据期间TDl开关SW41、SW42为断开(非导通)，开关SW43为接通(导通)，接 通开关SW21、SW22、SW20,并用第1输出级111和第2输出级120来驱动输出节点3。关于 由输出节点3输出的电压，由在数据期间TDl的前一个数据期间储存在电容C2的电压消除 第2输出偏置(Voff2)，输出与输入电压Va2相对应的电压。
并且，数据期间TDl中第1组差动级100和第1输出级110不对负载90的驱动产 生作用，只起向电容Cl储存电荷的作用。即，在数据期间TDl，开关SW10、Sffl 1、SW12、SW33 为断开(非导通)，开关SW32、Sff31接通(导通)，并向节点10施加有在基准电压Vref上加有第1输出偏置(Voffl)的电压，在电容Cl的端子之间储存有与数据期间TDl的输入数 据相应的输入端子8的输入电压Val和节点10的电压(Vref+Voffl)的电压差。
在下一个数据期间TD2中，由第1组差动级100、第1输出级110以及第2输出级 120来驱动负载90。在数据期间TD2，开关SW31、SW32为断开(非导通)，开关SW33接通 (导通)，开关SW11、SW12、SW10接通(导通)，并用第1输出级110和第2输出级120来驱 动输出节点3。关于由输出节点3输出的电压，由在数据期间TDl中储存在电容Cl的电压 来消除第1输出偏置(Voffl)，输出与输入电压Val相对应的电压。
并且，数据期间TD2中，第2组差动级101和第1输出级111不对负载90的驱动产 生作用，只起向电容C2储存电荷的作用。即，在数据期间TD2，开关SW20、SW21、SW22、SW43 为断开，开关SW42、SW41为接通，并向节点20施加有基准电压Vref上加有第2输出偏置 (Voff2)的电压，在电容C2的端子之间储存有与数据期间TD2的输入数据相应的输入端子 18的输入电压和节点20的电压(Vref+Voff2)的电压差。在该电容C2中储存的电压持续 到数据期间TD2之后的数据期间(未图示)。
以上、说明了基于图6的输出放大电路的图7以及图8的控制的两个动作例，在图 6中，通过不受输出开关SW10、SW20的接通抵抗的影响的第2输出级120，提高负载90的驱 动速度，并经由输出开关SWlO或SW20驱动负载90的驱动电流削减，从而可以削减消耗电 力(削减输出开关的接通电阻的消耗部分)。并且可以输出消除了输出偏置的高精度电压。
其中图3以及图5的结构也适用于图6。S卩，也可以如下设定使第2输出级120 的输出晶体管(未图示)的阈值电压的绝对值相比第1组第1输出级110以及第2组第1 输出级111的输出晶体管(未图示)的阈值电压大(但是与同一导电型的晶体管之间的阈 值电压有关)。或者也可以使图5的第1以及第2电平移位电路(LS1、LS》设定在第2输 出级120的输入的前级。这样一来，可以使第2输出级120在输出电压变化时与第1输出 级110或111 一起高速驱动负载90，并在输出稳定时停止。
并且，基于图6的输出放大电路的图7以及图8的控制的两个动作例的其他特征 是，可以使储存电容Cl或者C2的电压的期间确保大约一个数据期间。因此，在图7中各数 据期间的第1期间Tl与电容Cl或者C2的电压储存期间无关，可以设定为防止转换噪声所 需的最小期间。在图1的输出放大电路的图2的控制例或图3的输出放大电路的图4的控 制例中，各数据期间的第1期间Tl必须考虑电容Cl的电压储存期间。
在图8示出的控制例中，因为没有在各数据期间设定第1以及第2期间T1、T2，所 以控制信号数被削减，控制变得容易。但是，图6的输出放大电路因为具备两组差动级、第 1输出级以及电容，并且开关数也增加，所以面积也增加一点。
虽没有特殊限制，但是因为图6的输出放大电路的结构可以充分确保电容的电压 储存期间，因此适合在串行DAC(数字模拟转换器)的输出放大电路(采样保持放大器)中 使用。其中，串行DAC中，设置有两个相同电容值的电容元件，上述电容元件一端之间连接 有开关，另一端之间为共同连接，并向一个电容的上述一端与输入数字信号的位对应地施 加预定的电压，并在上述一个电容中储存电荷，控制上述开关的接通、断开，以在两个电容 间进行电荷再分配，并在依次扫描串行的所有位的时刻向另一个电容中储存与输入数字信 号的值相对应地时分复用的电压。
例如在图6中也可以采用如下结构在输入端子8和节点10之间增加电容Cl和19进行电荷再分配的电容C3，在数据期间TDl使开关SW31作为进行电荷再分配的开关来控 制，并在电容Cl中采样保持串行DAC的输出模拟电压。并且也可以是如下结构在输入端 子18和节点20之间增加电容C2和进行电荷再分配的电容C4，在数据期间TD2使开关SW41 作为进行电荷再分配的开关来控制，并在电容C2中采样保持串行DAC的输出模拟电压。这 时SW31、SW41以外的图6的各开关的控制与图7或者图8相同。将大致一个数据期间分割 为依次扫描串行数据的所有位并在电容Cl或者C2中储存电压的期间，以实现串行DAC的 输出放大电路。其中，因为串行DAC即使增加输入数字信号的位数也不会对面积产生影响， 所以即使图6的输出放大电路具备两组差动级和第1输出级，也可以在组合串行DAC和图 6的输出放大电路的多位驱动器中使面积变小。
〈实施方式3>
图9是示出具备上述输出放大电路的液晶显示装置的数据驱动器的结构的图，以 模块表示数据驱动器的主要部分。
参照图9，该数据驱动器具备锁存地址选择器801 ；锁存器80 ；电平移位器803 ； 基准电压产生电路804 ；正极解码器805P ；负极解码器805N ；输出放大电路806 ；控制信号 产生电路500 ；和由输出放大电路806驱动的负载(数据线)90。输出放大电路806具备参 照图1 (包含图3、图5)、图6说明的输出放大电路。
锁存地址选择器801根据时钟信号CLK来确定数据锁存的定时。锁存器802根据 由锁存地址选择器801确定的定时来锁存图像数字数据，并根据定时控制信号的定时一致 经由电平移位器803向解码器(正极解码器805P、负极解码器805N)输出数据。锁存地址 选择器801以及锁存器802为逻辑电路，一般构成为低电压(0V 3. 3V)。
基准电压产生电路804产生正极基准电压组以及负极基准电压组。正极解码器 805P供给有正极基准电压组，选择与输入的数据相对应的基准电压，并作为正极基准电压 输出。负极解码器805N供给有负极基准电压组，选择与输入的数据相对应的基准电压，并 作为负极基准电压输出。各输出放大电路806输入分别从正极解码器805P以及负极解码器 805N输出的基准电压，并用由来自控制信号产生电路500的控制信号消除偏置并运算放大 的输出电压来驱动负载(数据线)90。因为液晶显示装置的数据线通常在相邻数据线之间 的电压极性不同，所以根据极性信号切换向驱动相邻的负载(数据线)90的两个输出放大 电路806直线输出或者交差输出来自正极解码器805P、负极解码器805N的正极参照电压、 负极参照电压。用控制信号产生电路500产生输出放大电路806的控制信号和极性信号。
在多个输出放大电路806上共同设有控制信号产生电路500，并产生控制输出放 大电路806的各开关的接通、断开的多个控制信号。根据来自控制信号产生电路500的多 个控制信号来切换图1、图6的输出放大电路中的连接方式(第1以及第2期间T1、T2)。
在图9的数据驱动器中，输出放大电路806设置了不经由输出开关而可以驱动负 载(数据线)90的第2输出级120，并对于大电容数据线负载也可以实现高速驱动以及削减 消耗电力或放热。并且能够输出没有输出偏置的高精度电压。
〈实施方式4>
参照图1(包含图3、图5)、图6说明的输出放大电路不仅适用于图9的液晶显示 装置的数据驱动器，还适用于有机EUElectro-Luminescence电致发光)显示装置的数据 驱动器中。首先参照图11对有源矩阵驱动方式的有机EL显示装置的典型结构进行简单说明。其中，有机EL显示装置的驱动有向数据线供给与灰度相对应的电流信号的电流程序 法和向数据线供给与灰度相对应的电压信号的电压程序法，本发明可以应用在电压程序法 中。在图11中由等效电路示意性地示出连接在有机EL显示部的一个像素上的主要结构。 在图11中与参照图12说明的液晶显示装置的结构的不同点为显示元件969，其他元件基本 上与图12的元件相同。
在图11的有机EL显示装置的显示面板960上，矩阵状地配置有具有开关功能的 薄膜晶体管(TFT)963、控制向有机EL元件供给电流的薄膜晶体管(TFT)992、由两个薄膜电 极层中夹持的有机膜构成的有机EL元件991。TFT992和有机EL元件991以串联方式连接 在电源端子994和阴极电极993之间，还具备保持TFT992的控制端子电压的辅助电容995。 其中与一个像素对应的显示元件969由TFT992、有机EL元件991、电源端子994、阴极电极 993以及辅助电容995构成。
由扫描信号控制具有开关功能的TFT963的接通(导通)、断开(非导通)，TFT963 为接通(导通)时，在TFT992的控制端子上施加与图像数据信号相对应的灰度信号电压， 从TFT992向有机EL元件991供给有与灰度信号电压相对应的电流，并根据电流，有机EL 元件991发光，从而进行显示。在图11中显示元件969的结构以外与图12的液晶显示装 置的结构大致相同，省略其他说明。其中在图11中，用η沟道型晶体管的例示了 TFT963、 992，但也可以由ρ沟道型晶体管构成。
图10是示出具备图1、图6的输出放大电路的有机EL显示装置的数据驱动器的 结构的图，以模块图示出数据驱动器的主要部分。图10的数据驱动器中，锁存地址选择器 801、锁存器802、电平移位器803以及输出放大电路806的结构与图9的数据驱动器的结构 相同。在图10中基准电压产生电路804和解码器805与图9的基准电压产生电路804和 解码器805不同。
在有机EL显示装置的驱动中不需要驱动液晶所需的极性反转驱动。从而解码器 805没有极性，可以对每个输出设置相同的解码器。
基准电压产生电路804产生与灰度数相对应的基准电压组，并向各解码器805供
解码器805选择与输入的数据相对应的基准电压，并作为正极信号电压向输出放 大电路806输出。
其中，有由按R、G、B各不同的有机材料构成有机EL元件的情况和灰度信号电压 按R、G、B差异很大的情况。在该情况下也可以由基准电压产生电路804按R、G、B产生基 准电压，并供给到与各R、G、B相对应的解码器805，并由解码器805选择与输入数据相对应 的基准电压后向输出放大电路806输出。
输出放大电路806根据输入的基准电压，通过由来自控制信号产生电路500的控 制信号消除偏置并运算放大的输出电压来驱动负载(数据线)90。
在图10的数据驱动器中，与图9同样地可以对大电容数据线负载实现高速驱动以 及削减消耗电力或发热。并且能够输出没有输出偏置的高精度的电压。
其中，在本说明书中引用了上述专利文献的各公开内容。在本发明的全部公开内 容(包含权利要求书)的范围内，根据其基本技术思想可以变更或者调整实施方式及实施 例。并且，在本发明权利要求书的框架内可以组合或者选择各种公开要素。即所属领域的技术人员显然可以根据包括权利要求书在内的全部公开内容、技术思想来进行各种变形或 者修正。
权利要求
1.一种输出放大电路，其特征在于， 具备输入端子，接收输入电压；差动级，具有输入基准电压的第1输入、第2输入、第1输出及第2输出； 第1输出级，具有与上述差动级的上述第1输出和第2输出连接的第1输入和第2输入；第2输出级，具有与负载连接的输出、第1输入和第2输入； 电容元件，一端与上述差动级的输入对的上述第2输入连接；以及 控制电路，上述控制电路切换第1连接方式和第2连接方式，上述第1连接方式如下使上述差动级的上述第1输出和上述第2输出与上述第2输出 级的上述第1输入和上述第2输入之间为非导通状态，且使上述第1输出级的输出和上述 第2输出级的输出之间为非导通状态，且使上述第1输出级的输出和上述差动级的上述第 2输入之间为导通状态，且使上述电容元件的另一端与上述输入端子之间为导通状态，向上 述电容元件的上述另一端供给来自上述输入端子的上述输入电压，上述第2连接方式如下使上述差动级的上述第1输出和上述第2输出与上述第2输 出级的上述第1输入和第2输入之间为导通状态，且使上述第1输出级的输出和上述第2 输出级的输出为导通状态，且使上述第1输出级的输出和上述差动级的上述第2输入之间 为非导通状态，且使上述电容元件的上述另一端与上述输入端子之间为非导通状态，且使 上述第1输出级的输出和上述电容元件的上述另一端之间为导通状态。
2.根据权利要求1所述的输出放大电路，其特征在于，上述控制电路在上述第1连接方式下使上述第2输出级为非激活状态，在上述第2连 接方式下使上述第2输出级为激活状态。
3.根据权利要求1所述的输出放大电路，其特征在于，上述输出放大电路根据上述输入电压驱动上述负载所需要的期间包含第1期间和上 述第1期间后的第2期间，上述控制电路在上述第1期间选择上述第1连接方式，在上述第2期间选择上述第2 连接方式。
4.根据权利要求1所述的输出放大电路，其特征在于，上述输出放大电路还具备第1开关和第2开关，分别连接在上述差动级的上述第1输 出及第2输出与上述第2输出级的上述第1输入及第2输入之间；第3开关，连接在上述第1输出级的输出和上述第2输出级的输出之间； 第4开关，连接在上述输入端子和上述电容元件的上述另一端之间； 第5开关，连接在上述第1输出级的输出和上述差动级的上述第2输入之间；以及 第6开关，连接在上述第1输出级的输出和上述电容元件的上述另一端之间， 上述控制电路控制上述第1开关至第6开关的导通、非导通。
5.根据权利要求4所述的输出放大电路，其特征在于，上述控制电路在上述第1连接方式下使上述第1开关、第2开关、第3开关、第6开关 均为非导通状态，使上述第4开关、第5开关为导通状态，在上述第2连接方式下使上述第1开关、第2开关、第3开关、第6开关均为导通状态，使上述第4开关、第5开关为非导通状态。
6.根据权利要求1所述的输出放大电路，其特征在于，上述输出放大电路除了具备构成第1组的上述输入端子、上述差动级、上述第1输出级 和上述电容元件之外，还具备构成第2组的输入端子、差动级、第1输出级和电容元件，上述第2组的上述差动级在输入对的第1输入上输入上述基准电压，上述第2组的电 容元件的一端与上述第2组的上述差动级的输入对的第2输入连接， 上述第1组、第2组共同具有一个上述第2输出级，上述控制电路除了上述第1连接方式和上述第2连接方式以外，还能够切换第3连接 方式和第4连接方式，上述第1连接方式如下使上述第1组的上述差动级的上述第1输出和第2输出与上 述第2输出级的上述第1输入和第2输入之间为非导通状态，且使上述第1组的上述第1输 出级的输出和上述第2输出级的输出之间为非导通状态，且使上述第1组的上述第1输出 级的输出和上述第1组的上述差动级的上述第2输入之间为导通状态，且使上述第1组的 上述电容元件的上述另一端与上述第1组的上述输入端子之间为导通状态，向上述第1组 的上述电容元件的上述另一端供给来自上述第1组的上述输入端子的上述输入电压，上述第2连接方式如下使上述第1组的上述差动级的上述第1输出和第2输出与上 述第2输出级的上述第1输入和第2输入之间为导通状态，且使上述第1组的上述第1输 出级的输出和上述第2输出级的输出为导通状态，且使上述第1组的上述第1输出级的输 出和上述第1组的上述差动级的上述第2输入之间为非导通状态，且使上述第1组的上述 电容元件的上述另一端与上述输入端子之间为非导通状态，且使上述第1组的上述第1输 出级的输出和上述第1组的上述电容元件的上述另一端之间为导通状态，上述第3连接方式如下使上述第2组的上述差动级的上述第1输出和第2输出与上 述第2输出级的上述第1输入和第2输入之间为非导通状态，且使上述第2组的上述第1输 出级的输出和上述第2输出级的输出之间为非导通状态，且使上述第2组的上述第1输出 级的输出和上述第2组的上述差动级的上述第2输入之间为导通状态，且使上述第2组的 上述电容元件的上述另一端与上述第2组的上述输入端子之间为导通状态，向上述第2组 的上述电容元件的上述另一端供给来自上述第2组的上述输入端子的上述输入电压，上述第4连接方式如下使上述第2组的上述差动级的上述第1输出和第2输出与上 述第2输出级的上述第1输入和第2输入之间为导通状态，且使上述第2组的上述第1输 出级的输出和上述第2输出级的输出为导通状态，且使上述第2组的上述第1输出级的输 出和上述第2组的上述差动级的上述第2输入之间为非导通状态，且使上述第2组的上述 电容元件的上述另一端与上述输入端子之间为非导通状态，且使上述第2组的上述第1输 出级的输出和上述第2组的上述电容元件的上述另一端之间为导通状态。
7.根据权利要求6所述的输出放大电路，其特征在于，上述第1组的上述差动级、上述第1输出级和上述电容元件在上述第2连接方式下与 激活的上述第2输出级一起动作时，上述第2组的上述差动级、上述第1输出级和上述电容 元件成为上述第3连接方式，上述第2组的上述差动级、上述第1输出级和上述电容元件在上述第4连接方式下与 激活的上述第2输出级一起动作时，上述第1组的上述差动级、上述第1输出级和上述电容元件成为上述第1连接方式。
8.一种数据驱动器，将显示装置的数据线作为负载来驱动，上述显示装置具有在上述 数据线和扫描线的交叉部包含像素开关和显示元件的单位像素，上述数据驱动器的特征在 于，具备权利要求1所述的输出放大电路。
9.一种显示装置，其特征在于，具备多根数据线，在一个方向上相互平行地延伸； 多根扫描线，在与上述一个方向正交的方向上相互平行地延伸；以及 多个显示元件，在上述多根数据线和上述多根扫描线的交叉部被配置为矩阵状， 还具备多个晶体管，漏极和源极中的一个的输入与对应的上述显示元件的端子连接， 上述漏极和源极中的另一个的输入与对应的上述数据线连接，栅极与对应的上述扫描线连 接，还具备栅极驱动器，分别向上述多根扫描线供给扫描信号；和 数据驱动器，分别向上述多根数据线供给与输入数据对应的灰度信号， 上述数据驱动器由权利要求8所述的上述数据驱动器构成。
10.一种输出放大电路，其特征在于，具备 输入端子，接收输入电压；输出端子，输出输出电压；差动级，向非反转输入端子输入基准电压，并具有反转输入端子、第1输出和第2输出；第1输出级，具有与上述差动级的上述第1输出和第2输出连接的第1输入和第2输入；第2输出级，具有第1输入和第2输入，输出连接到上述输出端子； 第1开关和第2开关，分别连接在上述差动级的上述第1输出及第2输出与上述第2 输出级的上述第1输入及第2输入之间；第3开关，连接在上述第1输出级的输出和上述第2输出级的输出之间； 电容元件，一端连接到上述差动级的上述反转输入端子； 第4开关，连接在上述输入端子和上述电容元件的另一端之间； 第5开关，连接在上述第1输出级的输出和上述电容元件的上述一端之间；以及 第6开关，连接在上述第1输出级的输出和上述电容元件的上述另一端之间， 控制电路，控制上述第1开关至第6开关的导通、非导通。
11.根据权利要求10所述的输出放大电路，其特征在于，上述输出放大电路从上述输出端子输出与上述输入电压对应的输出电压的一个输出 期间包含第1期间和第2期间，上述控制电路在上述第1期间使上述第1开关、第2开关、第3开关、第6开关均为非 导通状态，使上述第4开关、第5开关为导通状态，在上述第2期间使上述第1开关、第2开关、第3开关、第6开关均为导通状态，使上述 第4开关、第5开关为非导通状态。
12.根据权利要求10所述的输出放大电路，其特征在于，上述输出放大电路还具备提供第1电源电位的第1电源端子和提供第2电源电位的第 2电源端子，上述第1输出级具备第1晶体管和第2晶体管，串联连接在上述第1电源端子与上述 第2电源端子之间，上述第1晶体管和第2晶体管的控制端子构成上述第1输出级的上述第1输入和第2 输入，并分别与上述差动级的上述第1输出和第2输出连接，上述第2输出级具备第3晶体管和第4晶体管，串联连接在上述第1电源端子和上述 第2电源端子之间，上述第3晶体管和第4晶体管的控制端子构成上述第2输出级的上述第1输入和第2 输入，上述第1晶体管和第2晶体管的连接点构成上述第1输出级的输出节点， 上述第3晶体管和第4晶体管的连接点构成上述第2输出级的输出节点， 上述第1开关连接在上述第1晶体管的控制端子和上述第3晶体管的控制端子之间， 上述第2开关连接在上述第2晶体管的控制端子和上述第4晶体管的控制端子之间， 上述第3开关连接在上述第1晶体管和第2晶体管的连接点与上述第3晶体管和第4 晶体管的连接点之间。
13.根据权利要求12所述的输出放大电路，其特点在于，上述输出放大电路还具备第7开关，连接在上述第1电源端子和上述第3晶体管的控 制端子之间；和第8开关，连接在上述第2电源端子和上述第4晶体管的控制端子之间， 上述控制电路在上述第7开关成为导通状态时使上述第3晶体管为非导通状态，在上 述第8开关成为导通状态时使上述第4晶体管为非导通状态。
14.根据权利要求13所述的输出放大电路，其特征在于，上述输出放大电路从上述输出端子输出与上述输入电压对应的输出电压的一个输出 期间包含第1期间和第2期间，上述控制电路在上述第1期间使上述第1开关、第2开关、第3开关、第6开关均为非 导通状态，使上述第4开关、第5开关为导通状态，且使上述第7开关和第8开关均为导通 状态，使上述第3晶体管和第4晶体管为非导通状态，在上述第2期间使上述第1开关、第2开关、第3开关、第6开关均为导通状态，使上述 第4开关、第5开关为非导通状态，且使上述第7开关和第8开关均为非导通状态。
15.根据权利要求12所述的输出放大电路，其特征在于，上述第2输出级的上述第3晶体管的阈值电压的绝对值大于上述第1输出级的上述第 1晶体管的阈值电压的绝对值，上述第2输出级的上述第4晶体管的阈值电压的绝对值大于 上述第1输出级的上述第2晶体管的阈值电压的绝对值。
16.根据权利要求12所述的输出放大电路，其特征在于，在上述第1输出级的上述第1晶体管的控制端子和上述差动级的上述第1输出的连接 点与上述第2输出级的上述第3晶体管的控制端子之间具备与上述第1开关串联连接的第 1电平移位电路，在上述第1输出级的上述第2晶体管的控制端子和上述差动级的上述第2输出的连接点与上述第2输出级的上述第4晶体管的控制端子之间具备与上述第2开关串联连接的第 2电平移位电路。
17.根据权利要求16所述的输出放大电路，其特征在于，当上述第2输出级输出的电压达到与提供给上述电容元件的上述另一端上的上述输 入电压对应的电压时，上述第2输出级从激活状态变为非激活状态。
18.根据权利要求10所述的输出放大电路，其特征在于，上述输出放大电路除了具备构成第1组的上述输入端子、上述差动级、上述第1输出级 和上述电容元件之外，还具备构成第2组的输入端子、差动级、第1输出级和电容元件，上述第2组的上述差动级在非反转输入端子上输入上述基准电压，上述第2组的电容 元件的一端与上述第2组的上述差动级的反转输入端子连接， 上述第1组、第2组共同具有一个上述第2输出级，上述输出放大电路除了具备上述第1开关至第6开关以外，还具备第7开关至第12开关，上述第1开关和第2开关，分别连接在上述第1组的上述差动级的上述第1输出和第 2输出与上述第2输出级的上述第1输入和第2输入之间，上述第3开关，连接在上述第1组的上述第1输出级的输出和上述第2输出级的输出 之间，上述第4开关，连接在上述第1组的上述输入端子和上述第1组的上述电容元件的上 述另一端之间，上述第5开关，连接在上述第1组的上述第1输出级的输出和上述第1组的上述电容 元件的上述一端之间，上述第6开关，连接在上述第1组的上述第1输出级的输出和上述第1组的上述电容 元件的上述另一端之间，上述第7开关和第8开关，分别连接在上述第2组的上述差动级的第1输出和第2输 出与上述第2输出级的上述第1输入和第2输入之间，上述第9开关，连接在上述第2组的上述第1输出级的输出和上述第2输出级的输出 之间，上述第10开关，连接在上述第2组的上述输入端子和上述第2组的上述电容元件的另 一端之间，上述第11开关，连接在上述第2组的上述第1输出级的输出和上述第2组的上述电容 元件的上述一端之间，上述第12开关，连接在上述第2组的上述第1输出级的输出和上述第2组的上述电容 元件的上述另一端之间。
19.根据权利要求18所述的输出放大电路，其特征在于，上述控制电路根据上述第2组的上述输入端子的输入电压驱动上述负载的期间包含 第1期间和第2期间，在上述第1期间，使上述第1开关、第2开关、第3开关、第6开关及上述第4开关均为 非导通状态，使上述第5开关为导通状态，使上述第7开关、第8开关、第9开关、第12开关 均为非导通状态，使上述第10开关、第11开关为导通状态，在上述第2期间，使上述第1开关、第2开关、第3开关、第6开关均为非导通状态，使 上述第4开关、第5开关为导通状态，使上述第7开关、第8开关、第9开关、第12开关均为 导通状态，使上述第10开关、第11开关为非导通状态，根据上述第1组的上述输入端子的上述输入电压驱动上述负载的期间包含第3期间和 第4期间，在上述第3期间，使上述第1开关、第2开关、第3开关、第6开关均为非导通状态，使 上述第4开关、第5开关为导通状态，使上述第7开关、第8开关、第9开关、第12开关及上 述第10开关均为非导通状态，使上述第11开关为导通状态，在上述第4期间，使上述第1开关、第2开关、第3开关、第6开关均为导通状态，使上 述第4开关、第5开关为非导通状态，使上述第7开关、第8开关、第9开关、第12开关均为 非导通状态，使上述第10开关、第11开关为导通状态。
20.根据权利要求18所述的输出放大电路，其特征在于， 上述控制电路反复交替第1期间和第2期间，在上述第1期间，使上述第1开关、第2开关、第3开关、第6开关和上述第10开关、第 11开关为非导通状态，且使上述第7开关、第8开关、第9开关、第12开关和上述第4开关、 第5开关为导通状态，在上述第2期间，使上述第1开关、第2开关、第3开关、第6开关和上述第10开关、第 11开关为导通状态，且使上述第7开关、第8开关、第9开关、第12开关和上述第4开关、第 5开关为非导通状态。
21.一种数据驱动器，将显示装置的数据线作为负载来驱动，上述显示装置具有在上述 数据线和扫描线的交叉部包含像素开关和显示元件的单位像素，上述数据驱动器的特征在 于，具备权利要求10所述的输出放大电路。
22.—种显示装置，其特征在于，具备多根数据线，在一个方向上相互平行地延伸； 多根扫描线，在与上述一个方向正交的方向上相互平行地延伸；以及 多个显示元件，在上述多根数据线和上述多根扫描线的交叉部被配置为矩阵状， 还具备多个晶体管，漏极和源极中的一个的输入与对应的上述显示元件的端子连接， 上述漏极和源极中的另一个的输入与对应的上述数据线连接，栅极与对应的上述扫描线连 接，还具备栅极驱动器，分别向上述多根扫描线供给扫描信号；和 数据驱动器，分别向上述多根数据线供给与输入数据对应的灰度信号， 上述数据驱动器由权利要求21所述的上述数据驱动器构成。
全文摘要
提供一种输出放大电路以及使用该电路的显示装置的数据驱动器，在能够校正输出偏置并能够高精度输出的放大器中，能够提高驱动速度，并能够削减消耗电力。具备差动级(100)，向第1输入中输入基准电压(Vref)；第1输出级(110)，接收差动级(100)的输出；第2输出级120，输出连接到负载(90)；电容元件(C1)，一端连接在差动级(100)的第2输入(10)上；和连接控制电路(500、510、520)，控制第1、第2连接方式的切换。
文档编号G09G3/36GK102034420SQ201010508389
公开日2011年4月27日 申请日期2010年10月8日 优先权日2009年10月7日
发明者土弘 申请人:瑞萨电子株式会社