一种采用推挽式输出的电路的制作方法

本发明涉及集成电路技术领域，尤其涉及一种采用推挽式输出的电路。

背景技术：

图1为采用推挽输出的输入输出(IO，Input Output)电路，该电路结构简单，其中，前级驱动电路在输出使能信号OE的控制下，对接收到的数据信号DATA进行处理，并分为两路，其中一路信号DP传输至晶体管PM1的栅极，另一路信号DN传输至晶体管NM1的栅极，前级驱动电路提供的第一电源VCC和地信号GND形成压差，使得晶体管PM1和晶体管NM1能够在其栅极接收到的信号的控制下工作，在晶体管PM1的漏极和晶体管NM1的漏极连接在一起后，与IO电路的输出焊点PAD连接，其中，晶体管PM1和晶体管NM1构成推挽输出结构。

在图1所示的IO电路中，当输出焊点PAD上积累较多静电荷时，静电释放保护通过晶体管PM1的寄生二极管D1或者晶体管NM1的寄生二极管D2来实现，其中，寄生二极管D1位于晶体管PM1的衬底和晶体管PM1的漏极之间，寄生二极管D2位于晶体管NM1的衬底和晶体管NM1的漏极之间。但是，图1所示的IO电路中的输出焊点PAD上的信号的电压不能超过第一电源VCC的电压，否则，输出焊点PAD上的信号会通过寄生二极管D1泄露到前级驱动电路，例如，输出焊点PAD上的信号为5V，第一电源VCC的电压为3.3V，此时，输出焊点PAD上的信号会通过寄生二极管D1泄露到第一电源VCC。并且，当晶体管PM1和晶体管NM1均为耐压为3.3V的器件时，晶体管PM1和晶体管NM1也会存在耐压风险。

针对图1所示的IO电路存在的问题，目前人们提出了图2所示的IO电路。图2所示的IO电路中，晶体管PM4和晶体管PM5构成了浮阱(Floating Nwell)结构，当输出焊点PAD上的信号的电压低于第一电源VCC的电压时，晶体管PM4导通，晶体管PM5关断，此时，晶体管PM1的衬底的电压和晶体管PM2的衬底的电压均为第一电源VCC的电压；当输出焊点PAD上的信号的电压高于第一电源VCC的电压时，晶体管PM5导通，晶体管PM4关断，因此，晶体管PM1的衬底的电压和晶体管PM2的衬底的电压均为输出焊点PAD上的信号的电压；由于晶体管PM1的衬底的电压等于输出焊点PAD上的信号的电压，也就是等于晶体管PM1的漏极的电压，因此，晶体管PM1的寄生二极管被短接，也就是说，当输出焊点PAD上的信号的电压高于第一电源VCC的电压时，输出焊点PAD上的信号不会通过寄生二极管D1泄露到第一电源VCC上。

并且，图2中的晶体管NM2可以降低晶体管NM1的漏极和源极之间的压差，解决晶体管NM1的耐压风险。图2中的晶体管PM2在输出焊点PAD上的信号的电压高于第一电源VCC的电压时导通，从而使得晶体管PM1的栅极电压等于输出焊点PAD上的信号的电压，解决晶体管PM1的耐压风险。

也就是说，图2所示的IO电路解决了输出焊点PAD上的信号的电压高于第一电源VCC的电压时的耐压和漏电问题，但这种解决方案是基于IO电路处于正常工作状态下的情况，当IO电路无电，即第一电源VCC的电压为零时，若输出焊点PAD上的信号的电压高于第一电源VCC的电压，则晶体管PM2导通，此时，输出焊点PAD上的信号会通过晶体管PM2和前级驱动电路泄露到第一电源VCC上。

综上所述，目前的IO电路仅能解决电路处于正常的工作状态时，输出焊点上的信号的电压高于第一电源的电压所导致的耐压和漏电问题，而在IO电路无电时，若输出焊点上的信号的电压高于第一电源的电压，则IO电路依然会存在漏电问题。

技术实现要素：

本发明实施例提供了一种采用推挽式输出的电路，用以解决当IO电路无电时，而IO电路的输出焊点上有电时，IO电路会漏电的问题。

基于上述问题，本发明实施例提供的一种采用推挽式输出的电路，包括前级驱动电路、第一p型晶体管、第一n型晶体管、浮阱偏置电路、栅跟随电路、驱动信号控制电路、p型晶体管驱动电路和n型晶体管驱动电路；

所述第一p型晶体管的源极接收所述前级驱动电路提供的第一电源的电压，所述第一p型晶体管的漏极分别连接所述第一n型晶体管的漏极和所述输入输出电路的输出焊点，所述第一n型晶体管的源极接收所述前级驱动电路提供的接地信号；所述前级驱动电路根据接收到的数据信号通过所述p型晶体管驱动电路向所述第一p型晶体管的栅极输出信号，并根据接收到的数据信号向所述第一n型晶体管的栅极输出信号；

浮阱偏置电路，用于从所述输出焊点的信号的电压和所述第一电源的电压之中选择较高的电压作为阱偏置电压；所述第一p型晶体管的衬底的电压等于所述阱偏置电压；

所述栅跟随电路，用于在所述输出焊点的信号的电压高于所述第一电源的电压时导通，使得所述第一p型晶体管的栅极的电压跟随所述输出焊点的电压；所述栅跟随电路中的浮阱的电压等于所述阱偏置电压；

所述驱动信号控制电路，用于在所述第一电源的电压为零时，输出第一控制信号；所述第一控制信号用于控制p型晶体管驱动电路关断，并控制n型晶体管驱动电路导通；所述驱动信号控制电路中的浮阱的电压等于所述阱偏置电压；

所述p型晶体管驱动电路，用于在接收到所述第一控制信号时关断，使得所述前级驱动电路停止向所述第一p型晶体管的栅极传输信号；所述p型晶体管驱动电路中的浮阱的电压等于所述阱偏置电压；

所述n型晶体管驱动电路，用于在接收到所述第一控制信号时导通，将所述第一n型晶体管的栅极接地。

本发明实施例的有益效果包括：

本发明实施例提供的采用推挽式输出的电路，由于驱动信号控制电路在采用推挽式输出的电路无电，即采用推挽式输出的电路中的第一电源的电压为零时，能够输出第一控制信号，从而控制p型晶体管驱动电路关断，并控制n型晶体管驱动电路导通；也就是说，在采用推挽式输出的电路中的输出焊点的信号的电压高于采用推挽式输出的电路中的第一电源的电压，从而使得第一p型晶体管的栅极的电位跟随输出焊点的电位时，由于p型晶体管驱动电路关断，采用推挽式输出的电路中的前级驱动电路与第一p型晶体管的栅极之间不再能传输信号，因此，输出焊点上的信号不会通过栅跟随电路和前级驱动电路泄漏到第一电源上；另外，由于n型晶体管驱动电路导通，因此，第一n型晶体管的栅极接地，也就是说第一n型晶体管关断，因此，输出焊点上的信号也不会通过第一n型晶体管泄露。

附图说明

图1为现有技术中采用推挽输出结构的IO电路的结构示意图之一；

图2为现有技术中采用推挽输出结构的IO电路的结构示意图之二；

图3为本发明实施例提供的采用推挽式输出的电路的结构示意图之一；

图4为本发明实施例提供的采用推挽式输出的电路的结构示意图之二；

图5为本发明实施例提供的采用推挽式输出的电路的结构示意图之三；

图6为本发明实施例提供的采用推挽式输出的电路的结构示意图之四。

具体实施方式

本发明实施例提供的采用推挽式输出的电路中的驱动信号控制电路在采用推挽式输出的电路无电时，会将p型晶体管驱动电路关断，从而切断前级驱动电路与第一p型晶体管的栅极之间的信号传输通路，避免由于栅跟随电路的导通，导致采用推挽式输出的电路的输出焊点上的信号通过栅跟随电路和前级驱动电路泄露到采用推挽式输出的电路中的第一电源上；并且驱动信号控制电路在采用推挽式输出的电路无电时，会将n型晶体管驱动电路导通，从而将第一n型晶体管的栅极接地，使得第一n型晶体管关断，避免采用推挽式输出的电路的输出焊点上的信号通过第一n型晶体管泄露。

下面结合说明书附图，对本发明实施例提供的一种采用推挽式输出的电路的具体实施方式进行说明。

本发明实施例提供的一种采用推挽式输出的电路，如图3所示，包括第一p型晶体管PM1、第一n型晶体管NM1、浮阱偏置电路31、栅跟随电路32、驱动信号控制电路33、n型晶体管驱动电路34、p型晶体管驱动电路35和前级驱动电路36；

第一p型晶体管PM1的源极接收前级驱动电路36提供的第一电源VCC的电压，第一p型晶体管PM1的漏极分别连接第一n型晶体管NM1的漏极和输入输出电路的输出焊点PAD，第一n型晶体管NM1的源极接收前级驱动电路36提供地信号GND；前级驱动电路36根据接收到的数据信号DATA通过p型晶体管驱动电路35向第一p型晶体管PM1的栅极输出信号，并根据接收到的数据信号DATA向第一n型晶体管NM1的栅极输出信号；

浮阱偏置电路31，用于从输出焊点PAD的信号的电压和第一电源VCC的电压之中选择较高的电压作为阱偏置电压；第一p型晶体管PM1的衬底的电压等于阱偏置电压；这样，当输出焊点PAD的信号的电压高于第一电源VCC的电压时，第一p型晶体管PM1的衬底的电压为输出焊点PAD的信号的电压，第一p型晶体管PM1中的寄生二极管就会短接，输出焊点PAD上的信号不会通过第一p型晶体管PM1中的寄生二极管泄漏到第一电源VCC上。

栅跟随电路32，用于在输出焊点PAD的信号的电压高于第一电源VCC的电压时导通，使得第一p型晶体管PM1的栅极的电压跟随输出焊点PAD的电压，即第一p型晶体管PM1的栅极的电压等于输出焊点PAD的电压；栅跟随电路32中的浮阱的电压等于所述阱偏置电压，从而使得栅跟随电路32中的p型晶体管的衬底上施加的电压最高，避免该p型晶体管的源极上的信号通过寄生在源极和衬底之间的二极管泄漏到衬底上，并避免p型晶体管的漏极上的信号通过寄生在漏极和衬底之间的二极管泄漏到衬底上；

驱动信号控制电路33，用于在第一电源VCC的电压为零或者接近零，也就是第一电源VCC不供电时，输出第一控制信号；所述第一控制信号用于控制p型晶体管驱动电路35关断，并控制n型晶体管驱动电路34导通；驱动信号控制电路33中的浮阱的电压等于所述阱偏置电压，从而使得驱动信号控制电路33中的p型晶体管的衬底上施加的电压最高，避免该p型晶体管的源极上的信号和漏极上的信号通过寄生二极管泄漏到衬底上；

p型晶体管驱动电路35，用于在接收到所述第一控制信号时关断，使得前级驱动电路36停止向第一p型晶体管PM1的栅极传输信号，这样，即使栅跟随电路32导通，输出焊点PAD上的信号也不会通过栅跟随电路32和前级驱动电路36泄漏到第一电源VCC上；p型晶体管驱动电路35中的浮阱的电压等于所述阱偏置电压，从而使得p型晶体管驱动电路35中的p型晶体管的衬底上施加的电压最高，避免该p型晶体管的源极上的信号和漏极上的信号通过寄生二极管泄漏到衬底上；

n型晶体管驱动电路34，用于在接收到所述第一控制信号时导通，将第一n型晶体管NM1的栅极接地，从而使得第一n型晶体管NM1关断，输出焊点PAD上的信号不能通过第一n型晶体管NM1泄露。

可选地，栅跟随电路32还用于:在输出焊点PAD的信号的电压低于第一电源VCC的电压时关断，使得第一p型晶体管PM1的栅极的电压和输出焊点PAD的电压相互独立。

可选地，p型晶体管驱动电路35还用于：在所述第一电源VCC的电压为设定电压(如3.3V)时导通，使得前级驱动电路36能够向第一p型晶体管PM1的栅极输出信号。

因此，p型晶体管驱动电路35是要在采用推挽式输出的电路正常工作，即第一电源VCC的电压为设定电压时，使得前级驱动电路36能够向第一p型晶体管PM1的栅极输出信号，并在采用推挽式输出的电路无电时，将前级驱动电路36向第一p型晶体管PM1的栅极输出信号的路径阻断。

可选地，驱动信号控制电路33还用于：在所述第一电源VCC的电压为设定电压时，输出第二控制信号；所述第二控制信号用于控制所述n型晶体管驱动电路34关断。也就是说，第一控制信号和第二控制信号均为驱动信号控制电路33输出的信号，究竟输出哪一个控制信号由第一电源VCC的电源决定。

可选地，n型晶体管驱动电路34还用于：在接收到所述第二控制信号时关断，使得前级驱动电路36能够向第一n型晶体管NM1的栅极输出信号。

因此，驱动信号控制电路33输出的信号是来控制p型晶体管驱动电路35和n型晶体管驱动电路34在采用推挽式输出的电路正常工作和采用推挽式输出的电路无电这两种状态之间切换的。

n型晶体管驱动电路34是要在采用推挽式输出的电路正常工作时，使得前级驱动电路36能够向第一n型晶体管NM1的栅极输出信号，而在采用推挽式输出的电路无电时，将第一n型晶体管NM1的栅极接地，确保输出焊点PAD上的信号不会通过第一n型晶体管NM1泄露。

在图3所示的采用推挽式输出的电路中，前级驱动电路36还接收使能信号OE。

进一步地，本发明实施例提供的采用推挽式输出的电路如图4所示，浮阱偏置电路31包括第二p型晶体管PM2和第三p型晶体管PM3；第二p型晶体管PM2的源极接收第一电源VCC的电压，第二p型晶体管PM2的栅极连接输出焊点PAD；

第三p型晶体管PM3的漏极连接输出焊点PAD，第三p型晶体管PM3的栅极接收第一电源VCC的电压；

第二p型晶体管PM2的漏极、第二p型晶体管PM2的衬底、第三p型晶体管PM3的源极和第三p型晶体管PM3的衬底相连；第二p型晶体管PM2的漏极的电压为所述阱偏置电压。

当输出焊点PAD上的信号的电压高于第一电源VCC的电压时，第二p型晶体管PM2关断，第三p型晶体管PM3导通，因此，阱偏置电压等于输出焊点PAD上的信号的电压；当输出焊点PAD上的信号的电压低于第一电源VCC的电压时，第二p型晶体管PM2导通，第三p型晶体管PM3关断，因此，阱偏置电压等于第一电源VCC的电压。

在图4中，驱动信号控制电路33包括第五p型晶体管PM5和第二n型晶体管NM2；第五p型晶体管PM5的源极连接输出焊点PAD，第五p型晶体管PM5的栅极接收第一电源VCC的电压，第五p型晶体管PM5的漏极连接第二n型晶体管NM2的漏极，第五p型晶体管PM5的衬底为驱动信号控制电路33中的浮阱，也就是说，第五p型晶体管PM5的衬底的电压为阱偏置电压；第二n型晶体管NM2的栅极接收第一电源VCC的电压，第二n型晶体管NM2的源极接地；其中，第五p型晶体管PM5的漏极的信号为驱动控制电路输出的信号，即第一控制信号或者第二控制信号。

当采用推挽式输出的电路正常工作，即第一电源VCC的电压为设定电压时，第二n型晶体管NM2导通，第五p型晶体管PM5关断，因此，第五p型晶体管PM5的漏极的信号为地信号，也就是说，第二控制信号为地信号；当采用推挽式输出的电路无电、而输出焊点PAD上有电(即输出焊点PAD上的信号的电压高于零)时，第二n型晶体管NM2关断，第五p型晶体管PM5导通，因此，第五p型晶体管PM5的漏极的信号为输出焊点PAD上的信号，也就是说，第一控制信号为输出焊点PAD上的信号。

在图4中，栅跟随电路32包括第六p型晶体管PM6；第六p型晶体管PM6的源极连接第一p型晶体管PM1的栅极，第六p型晶体管PM6的栅极接收第一电源VCC的电压，第六p型晶体管PM6的漏极连接输出焊点PAD；第六p型晶体管PM6的衬底为栅跟随电路32中的浮阱，也就是说，第六p型晶体管PM6的衬底的电压为阱偏置电压，这样在输出焊点PAD上的信号的电压高于第一电源VCC的电压时，第六p型晶体管PM6的寄生二极管会被短接。

当输出焊点PAD上的信号的电压高于第一电源VCC的电压时，第六p型晶体管PM6导通，第一p型晶体管PM1的栅极的电压等于输出焊点PAD上的信号的电压；当输出焊点PAD上的信号的电压低于第一电源VCC的电压时，第六p型晶体管PM6关断，第一p型晶体管PM1的栅极接收前级驱动电路36输出的信号。

在图4中，p型晶体管驱动电路35包括第七p型晶体管PM7和第三n型晶体管NM3；

第七p型晶体管PM7的栅极接收驱动信号控制电路33输出的信号，第七p型晶体管PM7的漏极接收前级驱动电路36向所述第一p型晶体管PM1的栅极输出的信号，第七p型晶体管PM7的源极连接第一p型晶体管PM1的栅极，第七p型晶体管PM7的衬底为p型晶体管驱动电路35中的浮阱，即第七p型晶体管PM7的衬底的电压为阱偏置电压；

第三n型晶体管NM3的栅极接收第一电源VCC的电压，第三n型晶体管NM3的漏极接收前级驱动电路36向第一p型晶体管PM1的栅极输出的信号，第三n型晶体管NM3的源极连接第一p型晶体管PM1的栅极。

因此，当采用推挽式输出的电路正常工作，即第一电源VCC的电压为设定电压时，第三n型晶体管NM3导通，第七p型晶体管PM7关断，前级驱动电路36向第一p型晶体管PM1的栅极传输信号的路径是畅通的；当采用推挽式输出的电路无电时，第三n型晶体管NM3关断，驱动信号控制电路33输出第一控制信号，即输出焊点PAD上的信号，这会导致第七p型晶体管PM7关断，因此，前级驱动电路36向第一p型晶体管PM1的栅极传输信号的路径被阻断。

在图4中，n型晶体管驱动电路34包括第四n型晶体管NM4；第四n型晶体管NM4的栅极接收驱动信号控制电路33输出的信号，第四n型晶体管NM4的漏极连接第一n型晶体管NM1的栅极，第四n型晶体管NM4的源极接地。

当第四n型晶体管NM4的栅极接收第一控制信号时，第四n型晶体管NM4导通，这会使得第一n型晶体管NM1的栅极接地，从而使得第一n型晶体管NM1关断，避免输出焊点PAD上的信号通过第四n型晶体管NM4泄露；当第四n型晶体管NM4的栅极接收第一控制信号时，第四n型晶体管NM4关断，第一n型晶体管NM1的栅极接收前级驱动电路36输出的信号。

可选地，本发明实施例提供的采用推挽式输出的电路如图5所示，其中的浮阱偏置电路31包括第一二极管D1和第二二极管D2；第一二极管D1的阳极接收第一电源VCC的电压，第二二极管D2的阳极连接输出焊点PAD；第一二极管D1的阴极和第二二极管D2的阴极相连，第一二极管D1的阴极的电压为所述阱偏置电压。

当第一电源VCC的电压高于输出焊点PAD上的信号的电压时，第一二极管D1导通，第二二极管D2截止，阱偏置电压为第一电源VCC的电压；当第一电源VCC的电压低于输出焊点PAD上的信号的电压时，第一二极管D1截止，第二二极管D2导通，阱偏置电压为输出焊点PAD上的信号的电压。

可选地，本发明实施例提供的采用推挽式输出的电路如图6所示，浮阱偏置电路31包括第三二极管D3和第四p型晶体管PM4；第三二极管D3的阳极和第四p型晶体管PM4的栅极均接收第一电源VCC的电压；第三二极管D3的阴极、第四p型晶体管PM4的源极和第四p型晶体管PM4的衬底相连；第四p型晶体管PM4的漏极连接输出焊点PAD；第三二极管D3的阴极的电压为所述阱偏置电压。

当第一电源VCC的电压高于输出焊点PAD上的信号的电压时，第三二极管D3导通，第四p型晶体管PM4关断，且第四p型晶体管PM4的寄生二极管截止，阱偏置电压为第一电源VCC的电压；当第一电源VCC的电压低于输出焊点PAD上的信号的电压时，第三二极管D3截止，第四p型晶体管PM4的寄生二极管导通，阱偏置电压为输出焊点PAD上的信号的电压。

图4、图5或图6所示的采用推挽式输出的电路在电源上电过程中，输出焊点PAD为高阻态，即输出焊点PAD的电位不确定，第一p型晶体管PM1和第一n型晶体管NM1均为尺寸很大的管子，输出焊点PAD的电位由第一p型晶体管PM1的漏电流和第一n型晶体管NM1的漏电流平衡决定，该电位低于第一电源VCC的电压，这会使得阱偏置电压为第一电源VCC的电压。在正常工作时，第一电源VCC的电压为预设电压，第三n型晶体管NM3导通，驱动信号控制电路33输出第二控制信号为Vb，是地信号，因此，第七p型晶体管PM7导通，第四n型晶体管NM4关断，前级驱动电路36可以输出信号至第一p型晶体管PM1的栅极和第一n型晶体管NM1的栅极。

当图4、图5或图6所示的采用推挽式输出的电路无电，即第一电源VCC的电压为零时，如果输出焊点PAD的电位为0或者接近0，那么不会存在漏电问题。如果输出焊点PAD上的信号的电压为预设电压，那么阱偏置电压为输出焊点PAD上的信号的电压，驱动信号控制电路33输出第一控制信号，第一控制信号的电压为输出焊点PAD上的信号的电压，因此，第七p型晶体管PM7关断，第四n型晶体管NM4导通，而由于采用推挽式输出的电路无电，因此，第三n型晶体管NM3关断，这会使得前级驱动电路36与第一p型晶体管PM1的栅极之间的信号传输路径被阻断，因此，输出焊点PAD上的信号不会通过栅跟随电路32和前级驱动电路36泄露到第一电源上，并且，输出焊点PAD上的信号也不会通过第一n型晶体管NM1泄露。

本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。

本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。