本发明是有关于一种脉宽调变信号产生电路与方法，且特别是有关于一种双向计数模式的脉宽调变信号产生电路与方法。
背景技术：
脉冲宽度调变(Pulse Width Modulation，PWM)，简称脉宽调变，已广泛应用于电子电路中，例如马达控制电路、电源供应器。以计数器为基础的脉宽调变信号产生装置可分成边缘对齐模式(edge-aligned mode)以及置中对齐模式(center aligned mode)。相较于非对称性的边缘对齐模式，属于对称架构的置中对齐模式所产生的输出电流和电压具有较少谐波(harmonics)，因此置中对齐模式的脉宽调变系统可减少功率的浪费。
然而，在提供固定的时钟频率的前提下，脉宽调变信号的分辨率会因为置中对齐模式的对称特性而有所限制。另外，若通过提高时钟信号(Clock Signal)的时钟频率来提高置中对齐模式的脉宽调变的分辨率，不仅需要大幅度的改变整体电路架构，也将导致较高的动态功率消耗及可能产生噪声干扰。
技术实现要素：
有鉴于此，本发明实施例提供一种脉宽调变信号产生电路与方法，可在时钟频率固定的情况下提高脉宽调变信号的分辨率。
本发明实施例提出一种脉宽调变信号产生电路，其包括时钟产生器(Clock Generator)、计数单元、比较单元以及信号产生单元。时钟产生器用以产生包括多个脉冲的时钟信号。计数单元耦接时钟产生器并储存周期参数，并用以依据该周期参数与双向计数模式来计数时钟信号的脉冲而输出计数值。比较单元耦接计数单元，用以比较计数值与比较门槛值而据以输出电平控制信号。信号产生单元耦接比较单元，依据电平控制信号产生脉宽调变信号。当周期参数为奇数时，计数单元所输出的计数值在连续两个时钟周期内为中间值。
本发明实施例提出一种脉宽调变信号产生方法，所述方法包括下列步骤。提供周期参数与比较门槛值，并接收包括多个脉冲的时钟信号。依据周期参数与双向计数模式来计数时钟信号的脉冲而输出计数值。判断周期参数为奇数或偶数。当周期参数为奇数且计数值递增至中间值时，在连续两个时钟周期内输出等于中间值的计数值。比较计数值与比较门槛值以决定脉宽调变信号的输出电平，并输出脉宽调变信号。
本发明实施例提出一种脉宽调变信号产生电路，其包括时钟产生器、计数单元、比较单元以及信号产生单元。时钟产生器用以产生包括多个脉冲的时钟信号。计数单元耦接时钟产生器并储存周期参数。计数单元用以依据周期参数来计数该时钟信号的所述脉冲而输出一计数值。比较单元耦接计数单元，用以比较计数值与比较门槛值而据以输出电平控制信号。信号产生单元耦接比较单元，依据电平控制信号产生脉宽调变信号。上述的周期参数设定为脉宽调变信号的信号周期内时钟信号的脉冲数量。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为脉宽调变信号产生电路的信号时序示意图。
图2为依照本发明一实施例所绘示的脉宽调变信号产生电路的方块图。
图3为依照本发明一实施例所绘示的脉宽调变信号产生电路的信号时序示意图。
图4为依照本发明一实施例所绘示的脉宽调变信号产生电路的方块图。
图5为依照本发明一实施例所绘示的脉宽调变信号产生电路的信号时序示意图。
图6A与6B为依照本发明一实施例所绘示的脉宽调变信号产生方法的流程图。
符号说明：
20、40：脉宽调变信号产生电路
210：时钟产生器
220：计数单元
230：比较单元
240：信号产生单元
232：比较暂存器
221、231：比较器
222：控制器
223：计数器
224：计数暂存器
CLK、C1：时钟信号
t1、t2：时钟周期
PWM_S、P1：脉宽调变信号
CNT、N1：计数值
CNR：周期参数
LCS：电平控制信号
X1：中间值
b0：奇偶判断位
Com1：比较结果
S1、S2：控制信号
CMR：比较门槛值
15a、15c、15d、15e、15g、15h：正缘
15b、15f、15i：负缘
T1、T2、T3、T4、T5、T6、T7、T8、T9：信号周期
D1、D2：使能时期
D4、D5、D7、D8、D9：第二电平时期
S601～S616：本发明一实施例所述的脉宽调变信号产生方法的各步骤
具体实施方式
在本案说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1为脉宽调变信号产生电路的信号时序示意图。请参照图1，当周期参数CNR＝3，属于置中对齐模式的脉宽调变信号产生电路的计数器于信号周期T1内响应于时钟信号C1先进行上数，并输出逐渐递增的计数值N1。如图1所示，当周期参数CNR＝3，计数值N1先从0逐渐递增至3。当计数值N1等于3，属于置中对齐模式的脉宽调变信号产生电路的计数器开始向下计数并输出逐渐递减的计数值N1。如图1所示，计数值N1从3逐渐递减至0。由此可见，信号周期T1的长度等同6个时钟周期t1。
再者，脉宽调变信号产生电路可通过比较计数值与一比较门槛值而决定脉宽调变信号P1的输出电平。如图1所示，假设上述的比较门槛值为2。每当计数器输出等于2的计数值N1，脉宽调变信号P1的输出电平将从高电平切换成低电平或从低电平切换成高电平。因此，脉宽调变信号P1于使能时期D1内为高电平，而使能时期D1维持2个时钟周期t1。基于相同的假设与工作原理，当周期参数CNR＝4时，信号周期T2的长度等同8个时钟周期t1，而脉宽调变信号P1的使能时期D2维持4个时钟周期t1。当周期参数CNR＝5时，信号周期T3的长度等同10个时钟周期t1。
也就是说，由于置中对齐模式的对称特性，因此每当计数暂存器中的周期参数CNR加1，则脉宽调变信号的信号周期将随之增加两个时钟周期，而脉宽调变信号于一信号周期内处于高/低电平的时间长度也以两个时钟周期为单位随之递增或递减。如此，脉宽调变信号的分辨率会因为置中对齐模式的对称特性而有所限制。基此，本发明所述实施例提出一种与置中对齐模式同样利用双向计数模式来进行计数的脉宽调变信号产生电路，可进一步提升脉宽调变信号的分辨率。
图2为依照本发明一实施例所绘示的脉宽调变信号产生电路的方块图。请参照图2，脉宽调变信号产生电路20可产生脉宽调变信号PWM_S，并且脉宽调变信号产生电路20可包括时钟产生器210、计数单元220、比较单元230以及信号产生单元240。时钟产生器210可用以产生包括多个脉冲的时钟信号CLK，时钟信号CLK的时钟周期可依据其时钟频率而定。例如，时钟信号CLK的时钟频率可以是12M赫兹(Hz)，而时钟信号CLK的时钟周期的长度为时钟频率的倒数，但本发明并不限制于此。
计数单元220可耦接时钟产生器210以接收时钟信号CLK，并储存一周期参数CNR。本发明的实施例的周期参数CNR可设定为脉宽调变信号PWM_S的信号周期内时钟信号CLK的脉冲数量，即周期参数CNR可决定脉宽调变信号PWM_S的信号周期。举例来说，当周期参数CNR为7，时钟产生器210可于脉宽调变信号PWM_S的一个信号周期之内产生7个脉冲，即脉宽调变信号PWM_S的信号周期长度等于7倍时钟周期长度。
计数单元220可依据周期参数CNR与双向计数模式来计数时钟信号CLK的脉冲而输出计数值CNT。双向计数模式为一种于单一个信号周期内先进行向上计数再进行向下计数的计数方式。进一步来说，当计数单元220利用双向计数模式来计数时钟信号CLK的脉冲，计数单元220于单一个信号周期内响应于时钟信号CLK的脉冲而先上数再执行下数。换言之，计数单元220采用类似于置中对齐模式的计数方式的双向计数模式。详细来说，于单一个信号周期之内，计数单元220可先向上计数时钟信号CLK的脉冲，而输出逐渐递增的计数值CNT，直至计数值CNT等于中间值。此中间值为计数值的最大值。之后，计数单元220再向下计数时钟信号CLK的脉冲，而输出逐渐递减的计数值CNT。于本发明的实施例中，如式(1)所示，中间值为不大于周期参数CNR除以二的最大正整数。
其中，为高斯符号。
比较单元230可耦接计数单元220以接收计数值CNT。一般来说，比较单元230具有可储存比较门槛值的暂存器，比较门槛值为小于等于中间值的整数。比较单元230可比较计数值CNT与比较门槛值而据以输出电平控制信号(level control signal)LCS。信号产生单元240可耦接比较单元230，以接收电平控制信号LCS，并依据电平控制信号LCS产生脉宽调变信号PWM_S。也就是说，信号产生单元240可依据计数值CNT与比较门槛值之间的比较结果决定脉宽调变信号PWM_S的输出电平。
本发明的实施例的计数单元220可依据周期参数CNR的奇偶属性而决定是否延长中间值的输出时间。详细来说，当周期参数CNR为奇数且计数单元220上数至中间值时，计数单元220所输出的计数值CNT在连续两个时钟周期内为中间值。换言之，计数单元220可响应于时钟信号CLK先进行向上计数而输出依序递增的计数值CNT，并于维持输出中间值两个时钟周期之后进行向下计数而输出依序递减的计数值CNT。另一方面，当周期参数CNR为偶数且计数单元220计数至中间值时，计数单元所输出的计数值在单一个时钟周期内为中间值。如此，本发明的实施例的脉宽调变信号PWM_S的信号周期以及使能时期可基于周期参数CNR与比较门槛值而决定。此外，当周期参数CNR加1时，脉宽调变信号产生电路20所产生的脉宽调变信号PWM_S的信号周期或使能时期将可仅额外增加一个时钟周期，脉宽调变信号产生电路20的信号周期或使能时期将不再受限于以两个时钟周期为基本单位的递增模式。
于此，为了要清楚说明脉宽调变信号产生电路20的运作原理，图3为依照本发明一实施例所绘示的脉宽调变信号产生电路的信号时序示意图。请合并参照图2与图3。需先说明的是，于图3的范例中，比较门槛值假设为2，但本发明并不以此为限。时钟产生器210可输出时钟信号CLK至计数单元220，致使计数单元220开始计数。假设周期参数CNR等于7，则脉宽调变信号PWM_S的信号周期T4等于7个时钟周期t2且中间值为‘3’。基于此，计数单元220向上计数时钟信号CLK的脉冲而输出逐渐递增的计数值CNT。如图3所示，当CNR＝7，计数单元220所输出的计数值CNT从‘0’逐渐递增至中间值‘3’。
由于周期参数CNR为奇数(CNR＝7)，因此计数单元220所输出的计数值CNT在连续两个时钟周期内为中间值‘3’。也就是说，在该计数单元220首先维持输出等于中间值‘3’的计数值CNT一个时钟周期t2之后，计数单元220并非开始向下计数而是持续输出等于中间值‘3’的计数值。也就是说，在计数单元220于连续两个时钟周期t2输出等于中间值‘3’的计数值CNT之后，计数单元220才开始向下计数而输出逐渐递减的计数值。如图3所示，当CNR＝7，计数值CNT从中间值‘3’逐渐递减至‘0’。
再者，由于比较门槛值等于2，因此当CNR＝7时，脉宽调变信号产生电路20于第二电平时期D4输出第二电平的脉宽调变信号PWM_S，并于信号周期T4内的其他时间输出第一电平的脉宽调变信号PWM_S。第二电平时期D4可维持3个时钟周期t2。其中，第一电平不同于第二电平。于图3所示的实施例中，第一电平为低电平而第二电平为高电平，但本发明并不限制于此。于另一实施例中，第一电平可以是高电平而第二电平可以是低电平。于本发明的实施例中，脉宽调变信号PWM_S于一信号周期内维持为高电平的时期为使能时期，脉宽调变信号PWM_S于一信号周期内维持为低电平的时期为禁能时期。具体来说，于图3的范例中，第二电平时期D4与第二电平时期D5为使能时期。
请再参照图3，相似的，假设周期参数CNR等于8，则脉宽调变信号PWM_S的信号周期T5等于8个时钟周期t2且中间值为‘4’。基于此，计数单元220向上计数时钟信号CLK的脉冲而输出逐渐递增的计数值CNT。如图3所示，当CNR＝8，计数值CNT从‘0’逐渐递增至中间值‘4’。
由于周期参数CNR为偶数(CNR＝8)，因此计数单元220所输出的计数值CNT仅在单一个时钟周期内为中间值‘4’。也就是说，在计数单元220维持输出为中间值‘4’的计数值CNT一个时钟周期t2之后，计数单元220便开始向下计数而输出逐渐递减的计数值。如图3所示，当CNR＝8，计数值CNT从中间值‘4’逐渐递减至‘0’。再者，由于比较门槛值等于2，因此当CNR＝8时，脉宽调变信号产生电路20于第二电平时期D5输出第二电平的脉宽调变信号PWM_S，并于信号周期T5内的其他时间输出第一电平的脉宽调变信号PWM_S。第二电平时期D5可维持4个时钟周期t2。
通过比较CNR＝7以及CNR＝8的范例可知，当周期参数CNR加1时，脉宽调变信号PWM_S的信号周期与使能时期仅分别增加一个时钟周期。具体来说，信号周期T5比信号周期T4多了一个时钟周期，而第二电平时期D5比第二电平时期D4多了一个时钟周期。相似的，假设周期参数CNR等于9，则脉宽调变信号PWM_S的信号周期T6等于9个时钟周期t2且中间值为‘4’。如图3所示，当CNR＝9，计数值CNT从‘0’逐渐递增至中间值‘4’。由于周期参数CNR为奇数(CNR＝9)，因此计数单元220所输出的计数值CNT在连续两个时钟周期t2内为中间值‘4’。基于上述，由于计数单元220可依据周期参数CNR的奇偶属性来选择不同的计数方式，本发明实施例的脉宽调变信号产生电路20的信号周期或使能时期可不再受限于以两个时钟周期为基本单位的递增模式，从而提升脉宽调变的分辨率。
另外应说明的是，虽然本文分别列举周期参数CNR＝7、CNR＝8、CNR＝9为范例来进行说明，但本发明不仅限于此。于本领域的技术人员当可参酌上述实施例的说明而自行推演/类推出周期参数等于其他数值的实施方式，故在此并不再加以赘述之。换言之，只要计数单元可依据周期参数的奇偶属性来决定是否例如于连续两个时钟周期内输出中间值，致使脉宽调变信号的信号周期或使能时期可不再受限于以两个时钟周期为基本单位的递增模式，即不脱离本发明所欲保护的范畴。
更详细来说，图4为依照本发明一实施例所绘示的脉宽调变信号产生电路的方块图。请参照图4，于本实施例中，脉宽调变信号产生电路40的计数单元220包括比较器221、控制器222、计数器223以及计数暂存器224。脉宽调变信号产生电路40的比较单元230包括比较器231以及比较暂存器232。
计数器223耦接时钟产生器210，可响应于时钟信号CLK而输出计数值CNT。计数暂存器224耦接控制器222并储存周期参数CNR，用以依据周期参数CNR而输出中间值X1以及奇偶判断位b0。举例而言，假设计数暂存器224为16位暂存器，而周期参数CNR可转换为二进位制的位串列。此位串列包括16个位数据，分别是第0个位数据至第15个位数据。计数暂存器224可将代表周期参数CNR的位串列中的第0个位数据作为奇偶判断位b0。更详细来说，倘若代表周期参数CNR的位串列中的第0个位数据为‘0’，可代表周期参数为偶数。相反地，倘若代表周期参数CNR的位串列中的第0个位数据为‘1’，可代表周期参数CNR为奇数。另外，计数暂存器224可将代表周期参数CNR的位串列中的第15个位数据至第1个位数据输出至比较器221，致使比较器221获取周期参数CNR的中间值X1。
比较器221具有第一输入端、第二输入端以及输出端。比较器221的第一输入端耦接计数器223以接收计数值CNT，比较器221的第二输入端耦接计数暂存器224以接收中间值X1，比较器221的输出端输出比较结果Com1。控制器222可接收借由比较中间值X1以及计数值CNT而产生的比较结果Com1与周期参数CNR的奇偶判断位b0。控制器222可耦接计数器223，并可依据比较结果Com1控制计数器223向上计数或向下计数，并可依据奇偶判断位b0决定计数器223是否需在连续两个时钟周期内输出中间值X1。
比较单元230包括比较器231以及比较暂存器232。比较器231具有第一输入端、第二输入端与输出端。比较器231的第一输入端可耦接计数单元220中的计数器223以接收计数值CNT，比较暂存器232可储存比较门槛值CMR，并耦接比较器231的第二输入端以输出比较门槛值CMR至比较器231的第二输入端。比较器231可比较计数值CNT以及比较门槛值CMR，比较器231的输出端可耦接信号产生单元240以输出电平控制信号LCS至信号产生单元240。
简单来说，控制器222可依据比较结果Com1与奇偶判断位b0输出控制信号S1至计数器223，其中比较结果Com1可用以控制计数器223为向上计数或向下计数，奇偶判断位b0可用以控制计数器223是否于连续两个时钟周期内输出中间值。另外本实施例的控制器222还可依据奇偶判断位b0输出控制信号S2至信号产生单元240，可让信号产生单元240可依据周期参数CNR的奇偶属性执行对应的操作。更详细来说，控制器222可依据奇偶判断位b0输出控制信号S2至信号产生单元240，以控制信号产生单元240响应于时钟信号CLK的正缘或负缘调整脉宽调变信号PWM_S的电平。
当计数暂存器224的周期参数CNR为奇数，于脉宽调变信号PWM_S的信号周期内，信号产生单元240可根据时钟信号CLK的正缘与负缘其中之一而将脉宽调变信号PWM_S从第一电平调整成第二电平。并且，于相同的信号周期内，信号产生单元240可根据时钟信号CLK的正缘与负缘其中的另一而将脉宽调变信号从第二电平调整成第一电平。基于此，即使上述的周期参数CNR为奇数，脉宽调变信号PWM_S的责任周期(duty cycle)仍可为百分之五十。于此，脉宽调变信号PWM_S的责任周期为使能时期除以信号周期的百分比。简单来说，本发明的实施例可于同一信号周期内同时通过时钟信号的负缘与正缘来触发脉宽调变信号PWM_S进行电平转态，让时钟信号的负缘可提前或延后触发脉宽调变信号PWM_S进行电平转态的时间点。如此，可让脉宽调变信号PWM_S的责任周期达到百分之五十。
图5为依照本发明一实施例所绘示的脉宽调变信号产生电路的信号时序示意图。请参照图4及图5，若要达成周期参数CNR＝7且脉宽调变信号PWM_S的责任周期为百分之五十，则信号产生单元240可先通过时钟信号CLK的负缘15b的触发来提前脉宽调变信号PWM_S从第一电平转换成第二电平的时间点，之后可再利用时钟信号CLK的正缘15g来触发脉宽调变信号PWM_S从第二电平转换成第一电平。如此，于图5的范例中，当周期参数CNR＝7，脉宽调变信号PWM_S的第二电平时期D7可维持3个半的时钟周期，而脉宽调变信号PWM_S的信号周期维持7个时钟周期。因此，即使周期参数CNR为奇数(CNR＝7)，脉宽调变信号PWM_S的责任周期可为百分之五十。
另外，可以知道的是，当周期参数CNR为偶数，信号产生单元240可于同一信号周期内仅通过时钟信号的正缘来触发脉宽调变信号PWM_S进行电平转态，就可达成责任周期为百分之五十的目标。如图5所示，当CNR＝8，通过时钟信号CLK的正缘15c以及正缘15d的触发，脉宽调变信号PWM_S的第二电平时期D8维持4个时钟周期，而脉宽调变信号PWM_S的信号周期维持8个时钟周期，脉宽调变信号PWM_S的责任周期为百分之五十。在另一实施例中，当周期参数为偶数，信号产生单元240也可于同一信号周期内仅通过时钟信号的负缘来触发脉宽调变信号PWM_S进行电平转态。
如图5所示，若要达成周期参数等于9(CNR＝9)且脉宽调变信号PWM_S的责任周期为百分之五十，则信号产生单元240可先通过时钟信号CLK的正缘15e触发脉宽调变信号PWM_S从第一电平转换成第二电平。之后可再利用时钟信号CLK的负缘15f的触发来提前脉宽调变信号PWM_S从第二电平转换成第一电平的时间点。如此，于图5的范例中，当周期参数CNR＝9，脉宽调变信号PWM_S的第二电平时期D9可维持4个半的时钟周期，而脉宽调变信号PWM_S的信号周期可维持9个时钟周期。因此，即使周期参数为奇数(CNR＝9)，脉宽调变信号PWM_S的责任周期可为百分之五十。
此外，当周期参数为奇数，虽然图5所示实施例是通过利用时钟信号的负缘来提前脉宽调变信号PWM_S进行电平转态的时间点，但本发明的另一实施例也可通过时钟信号的负缘来延后脉宽调变信号进行电平转态的时间点。以下将以图5中的CNR＝7的情形为例进行说明，信号产生单元240可先通过时钟信号CLK的正缘15h触发脉宽调变信号PWM_S从第一电平转换成第二电平。之后可再利用时钟信号CLK的负缘15i的触发来延后脉宽调变信号PWM_S从第二电平转换成第一电平的时间点。另外，于图5的范例中，脉宽调变信号PWM_S是设定为计数值递增/递减至大于/小于比较门槛值之后才进行电平转态，因此图5所示的实施例可通过利用时钟信号的负缘来提前脉宽调变信号PWM_S进行电平转态的时间点，但本发明并不限制于此。于另一实施例中，当脉宽调变信号是设定为响应于计数值递增或递减至等于比较门槛值而即刻进行电平转态时，由于计数值是响应于正缘触发来增加或减少计数值，因此可通过时钟信号的负缘来延后脉宽调变信号进行电平转态的时间点。
图6A与6B为依照本发明一实施例所绘示的脉宽调变信号产生方法的流程图。在本实施例中，所述脉宽调变信号产生方法可适用于如图2或图4所绘示的脉宽调变信号产生电路20或40，但本发明不仅限于此。
请先参照图6A，于步骤S601，提供周期参数与比较门槛值，并借由计数单元接收包括多个脉冲的时钟信号。也就是说，周期参数与比较门槛值可分别被载入计数单元与比较单元，且计数单元将接收时钟信号。计数单元可依据周期参数与双向计数模式来计数时钟信号的脉冲而输出计数值。于步骤S602，于双向计数模式的向上计数期间，借由计数单元响应于时钟信号进行向上计数而输出依序递增的计数值。
于步骤S603，可借由比较单元判断计数值是否大于比较门槛值。若步骤S603判断为否，代表脉宽调变信号并不会改变输出电平。因此，于步骤S604，通过信号产生单元所输出的脉宽调变信号的输出电平可保持为第一电平。若步骤S603判断为是，于步骤S605，可借由计数单元判断周期参数是否为奇数。若步骤S605判断为是，代表周期参数为奇数。当该周期参数为奇数时，于脉宽调变信号的信号周期内，可根据该时钟信号的正缘与负缘其中之一而将脉宽调变信号从第一电平调整成第二电平。因此，于步骤S606，于脉宽调变信号的信号周期内，可根据时钟信号的负缘切换脉宽调变信号的输出电平。
需特别说明的是，图6A与图6B绘示一种可提供责任周期为百分之五十的脉宽调变信号的方法，因此基于步骤S605与步骤S606的执行，可于周期参数为奇数的状况下通过时钟信号的负缘来提前或延后脉宽调变信号切换电平的时间点，使脉宽调变信号的责任周期可以更加符合设计人员的期望。换言之，步骤S605与步骤S606可基于实际需求而选择性实施。当脉宽调变信号在一个信号周期内的责任周期仅通过正缘触发或仅通过负缘触发就可达到预期的责任周期时，则步骤S605与步骤S606非为必要的执行步骤。举例来说，于另一实施例中，当周期参数为偶数，脉宽调变信号可于一个信号周期内仅依据负缘触发就达到百分之五十的责任周期。基此，于周期参数设定为偶数且责任周期为百分之五十的实施例中，步骤S605与步骤S606并非为必要的执行步骤。相似的，当周期参数为偶数，脉宽调变信号也可于一个信号周期内仅依据正缘触发就达到百分之五十的责任周期。
于步骤S607，脉宽调变信号的输出电平从第一电平切换至第二电平。也就是说，双向计数模式的向上计数期间，当计数值递增至大于比较门槛值，脉宽调变信号的输出电平可从第一电平切换至第二电平。于步骤S608，可借由计数单元判断计数值是否等于中间值，以决定是否停止继续向上计数。若步骤S608判断为否，回到步骤S602，继续响应时钟信号而向上计数。若步骤S608判断为是，代表计数值等于中间值。于步骤S609，可借由计数单元判断周期参数是否为奇数。若步骤S609判断为否，于步骤S611，可借由计数单元在单一个时钟周期内输出等于中间值的计数值。若步骤S609判断为是，于步骤S610，可借由计数单元在连续两个时钟周期内输出等于中间值的计数值。
请继续参照图6B，于步骤S612，于双向计数模式的向下计数期间，可响应于时钟信号进行向下计数而输出依序递减的计数值。于步骤S613，可借由比较单元判断计数值是否小于比较门槛值。若步骤S613判断为否，于步骤S614，脉宽调变信号的输出电平为第二电平。相反地，若步骤S613判断为是，于步骤S615，脉宽调变信号的输出电平可依据时钟信号的例如正缘从第二电平切换至第一电平。也就是说，于向下计数期间，当计数值递减至小于比较门槛值时，脉宽调变信号的输出电平可从第二电平切换成第一电平。
需特别说明的是，图6A与图6B绘示一种可以提供责任周期为百分之五十的脉宽调变信号的方法，因此步骤S615对应于步骤S605以及步骤S606而采用正缘来触发脉宽调变信号从第二电平切换至第一电平，但本发明并不限制于此。本领域技术人员应当可依据前述说明与实际需求而决定利用正缘触发或负缘触发来控制脉宽调变信号从第二电平切换至第一电平。举例来说，于另一实施例中，当周期参数为偶数，脉宽调变信号可于一个信号周期内仅依据负缘触发就可达到百分之五十的责任周期，因此脉宽调变信号依据负缘触发而从第一电平切换至第二电平并且依据负缘触发而从第二电平切换至第一电平。而在另一实施例中，当周期参数为奇数且需提供百分之五十的责任周期时，也可于步骤S606使脉宽调变信号依据正缘触发而从第一电平切换至第二电平，并且于步骤S615依据负缘触发而从第二电平切换至第一电平。
于步骤S616，借由计数单元判断计数值是否等于0，以决定是否停止下数。于双向计数模式的向下计数期间，可响应于时钟信号进行向下计数而输出依序递减的计数值，直至计数值等于零。图6A与6B实施例所述的脉宽调变信号产生方法可根据前述图1至图5的说明而获得充足的支持与教示，故相似或重复之处于此不再赘述。
综上所述，本发明的实施例的脉冲宽度调变的周期参数可设定为脉宽调变信号的信号周期内时钟信号的脉冲数量。当本发明的实施例的周期参数为奇数时，脉宽调变信号产生电路的计数器输出中间值的时间将延长至两个时钟周期。如此一来，可在不增加时钟频率的情况下，增加脉宽调变的分辨率。再者，在部分实施例中，当周期参数为奇数时，可通过于同一信号周期内同时利用时钟信号的负缘与正缘来触发脉宽调变信号的转态，此时钟宽调变信号产生电路的责任周期可达到百分之五十。相较于现有的置中对齐模式的脉宽调变信号产生电路，本发明的实施例的脉宽调变信号产生电路可利用较低的时钟频率而达到较高的分辨率，并且可进一步达到省电的功效。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的为准。