除时钟倍数跟随的高线性度正弦波发生器的制作方法

本实用新型涉及电子电路，尤其涉及除时钟倍数跟随的高线性度正弦波发生器。

背景技术：

正弦波发生器可用于很多领域，如传感器载波解调、通讯基准振荡器等。在这些应用领域上，频率的稳定性和线性度是正弦波发生器最重要的参数，直接决定了应用系统的性能。现在通用的正弦波发生器(图1所示)，该输出频率对电阻和电容的不一致性和温度变化的影响很大，所以无法达到频率稳定的状态。该线性度也是受到运算放大器的影响而无法提高。如果需要低频频率输出，电容值需要很大，导致面积很大，重者无法基础在芯片里而必须外接。

技术实现要素：

为解决前述问题，本实用新型提出一种体积小且可产生低频率正弦波的除时钟倍数跟随的高线性度正弦波发生器。

为达到前述目的，本实用新型采用如下技术方案：除时钟倍数跟随的高线性度正弦波发生器，其特征在于，包括基准电压输入端、接地端、全差分放大器及多个串联的分压电阻，所述分压电阻包括第零电阻至第N+2电阻，所述第零电阻的一端与所述基准电压输入端连接，所述第N+2电阻与接地端连接，所述多个分压电阻间分别设有第一电压输出点及第N+1电压输出点；

所述第一电压输出点至第N+1电压输出点分别通过一个滤波电容接地；所述第一电压输出点至第N+1电压输出点分别通过一个正开关与所述全差分放大器的正端连接，所述正开关为N+1个；所述第一电压输出点及至第N+1电压输出点分别通过一个负开关与所述全差分放大器的负端连接，所述负开关为N+1个；

还包括：与外部时钟信号连接的不门及计数器，与所述计数器连接的种子逻辑发生器，与所述种子逻辑发生器连接的移位寄存器，所述移位寄存器的时钟信号输入端与所述不门的输出端连接；

所述移位寄存器通过逻辑开关依次控制第1+H正开关及第N+1-H负开关打开，H为小于等于N且大于等于0的整数，以使所述全差分放大器输出正弦波。

本实用新型的第一优选方案为：还包括与所述全差分放大器连接的滤波器，用于去除时钟毛刺。

本实用新型的第二优选方案为：所述计数器为具有复位功能的N位计数器。

本实用新型具备如下技术效果：可提高频率稳定性和高线性度。输出正弦波频率跟随着除倍数(N)的输入准时钟。N倍数可为任何的整数如8、10、12、16等。N倍数越高线性度越好。输入时钟可以用普通的晶振就能够达到很稳定的频率，也不受温度变化的影响。本实用新型设计和实现简单，是针对集成电路系统内部模块而发明的，在任何的集成电路工艺上都能够实现，不存在面积大或无法集成的问题。本实用新型实现了全差分输出，能够把所有的偶次斜坡除去，更加提高线性度。

本实用新型的这些特点和优点将会在下面的具体实施方式、附图中详细的揭露。

【附图说明】

下面结合附图对本实用新型做进一步的说明：

图1为本实用新型实施例1的除时钟倍数跟随的高线性度正弦波发生器的第一部分原理框图。

图2为本实用新型实施例1的除时钟倍数跟随的高线性度正弦波发生器的第二部分原理框图。

图3为本实用新型实施例1的除时钟倍数跟随的高线性度正弦波发生器的第三部分原理框图。

图4为本实用新型实施例2的除时钟倍数跟随的高线性度正弦波发生器的使用场景示意图。

【具体实施方式】

下面结合本实用新型实施例的附图对本实用新型实施例的技术方案进行解释和说明，但下述实施例仅为本实用新型的优选实施例，并非全部。基于实施方式中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得其他实施例，都属于本实用新型的保护范围。

实施例1。

参看图1、图2及图3，一种除时钟倍数跟随的高线性度正弦波发生器，包括基准电压输入端Vref、接地端、全差分放大器及多个串联的分压电阻，分压电阻包括第零电阻R₀、第一电阻R₁、第二电阻R₂……第N+2电阻R_n+2，第零电阻R₀的一端与基准电压输入端连接，第N+2电阻R_n+2电阻与接地端连接，多个分压电阻间分别设有第一电压输出点V₁、第二电压输出点V2……第N+1电压输出点V_N+1。其中，第一电压输出点设于第零电阻R₀与第一电阻R₁间，以此类推N+1个电压输出点的设置位置为两个分压电阻之间。

如图2，第一电压输出点V₁至第N+1电压输出点V_N+1分别通过一个滤波电容接地，此处，滤波电容共有N+1，分别为C₁、C₂……C_N+1；第一电压输出点至第N+1电压输出点分别通过一个正开关与全差分放大器的正端V_inp连接，正开关为N+1个，分别为S_P1、S_P2……S_PN+1；第一电压输出点V₁及至第N+1电压输出点V_N+1分别通过一个负开关与全差分放大器的负端V_inn连接，负开关为N+1个,分别为S_N1、S_N2……S_NN+1；

除时钟倍数跟随的高线性度正弦波发生器还包括：与外部时钟信号Clock连接的不门NOT及具有复位功能的N位计数器，与N位计数器连接的种子逻辑发生器，与种子逻辑发生器连接的移位寄存器，移位寄存器的时钟信号输入端与不门的输出端连接；移位寄存器通过逻辑开关依次控制第1+H正开关及第N+1-H负开关打开，H为小于等于N且大于等于0的整数，以使全差分放大器输出正弦波。H的数值在除时钟倍数跟随的高线性度正弦波发生器的工作过程中，根据具体情况依次递增或递减。

除时钟倍数跟随的高线性度正弦波发生器还包括与全差分放大器连接的滤波器，用于去除时钟毛刺。

基于前述电路，具体工作流程如下：

拥有复位功能的N位计数器的功能是实现除倍数时钟的时钟输出频率。种 子逻辑发生器的功能是给移位寄存器生成第一个移位数信号D₁。移位寄存器的功能是根据移位的信号只让其中一个与全差分放大器正端连接的正开关(S_P1～S_PN+1)打开和其中一个与全差分放大器负端连接的负开关(S_P1～S_PN+1)打开。不门NOT的功能是把外部时钟信号Clock对应的负主时钟Clock供移位寄存器的移位。

多个逻辑开关的功能是把移位寄存器输出的信号与时钟生成逻辑关系来实现只让其中一个正开关(S_P1～S_PN+1)打开和其中一个负开关(S_P1～S_PN+1)打开。正开关(S_P1～S_PN+1)们的功能是如果该开关关闭就把连接它一端的电压输出点连接到全差分放大器的正端V_inp，如果该开关打开就切断连接它一端的电压输出点和全差分放大器的正端V_inp的连接。负开关(S_P1～S_PN+1)们的功能是如果该开关关闭就把连接它一端的电压输出点连接到全差分放大器的负端V_inn，如果该负开关打开就切断连接它一端的电压输出点和全差分放大器的负端V_inn的连接。

滤波电容(C₁～C_N+1)们的功能是提供该连接正弦波信号电压节点的滤波、稳定该节点的电压以及提供当连接该节点的开关关闭所需的瞬间电荷，降低开关关闭和打开所造成的时钟毛刺。分压电阻(R₀～R_N+1)们的功能最为重要，每个该电阻值的设计是根据正弦波信号函数所计算出来的，实现了真实的正弦波信号电压分压，确定每个电压输出点的输出电压，大大提高正弦波发生器输出的线性度。全差分放大器的功能是把每时段的正开关(S_P1～S_PN+1)和负开关(S_P1～S_PN+1)采样过来的电压相减然后放大。放大的电压就通过滤波器把因开关关闭和打开造成的时钟毛刺给去除。

外部时钟信号Clock连接拥有复位功能的N位计数器的时钟输入Clk和不门NOT的输入。拥有复位功能的N位计数器的复位端Rst连接复位信号Reset。N位输出(Q₁～Q_N)连接到种子逻辑发生器。完成N计数后，种子逻辑发生器就会生成和输出一个种子信号D₁到移位寄存器。移位寄存器根据不门NOT输出给出的负主时钟信号Clockn来实现移位。不门NOT输入连接外部时钟信号Clock。进入移位寄存器的种子信号D₁和移位出来的移位信号(D₂～D_2N)【2N为2xN的数】连接各自的逻辑开关，并与外部时钟信号Clock生成逻辑关系来控制各自逻辑开关输出连接的开关的使能。

例如:

种子信号D₁与外部时钟信号Clock生成逻辑关系来控制第1正开关S_P1；

移位信号D₂和移位信号D_2N与外部时钟信号Clock生成逻辑关系来控制第2正开关S_P2；

移位信号D_N-1和移位信号D_N+1与外部时钟信号Clock生成逻辑关系来控制第N正开关S_PN；

移位信号D_N与外部时钟信号Clock生成逻辑关系来控制第N+1正开关S_PN+1；

移位信号D_N与外部时钟信号Clock生成逻辑关系来控制第1负开关S_N1；

移位信号D_N-1和移位信号D_N+1与外部时钟信号Clock生成逻辑关系来控制第二负开关S_N2；

移位信号D₂和移位信号D_2N与外部时钟信号Clock生成逻辑关系来控制第N负开关S_NN；

种子信号D₁与外部时钟信号Clock生成逻辑关系来控制第N+1负开关S_NN+1等等。

实施例2。

参看图4，从晶振输入一个稳定频率的时钟信号到除时钟倍数跟随的高线性度正弦波发生器。除时钟倍数跟随的高线性度正弦波发生器产生差分输出的时钟跟随稳定频率正弦波信号到传感器的基板，正端输出V_outp连接传感器的上基板V_st，负端输出V_outn连接传感器的下基板V_sb【连接也可以反过来为正端输出V_outp连接传感器的下基板V_sb，负端输出V_outn连接传感器的上基板V_st】。传感器的中基板V_ctr连接前端放大器的负端输入，连接反馈电容C_f一端，连接到反馈电阻R_f一端。前端放大器的正端输入连接模拟地或是电源地。前端放大器的输出连接反馈电容C_f的另一端，连接到反馈电阻R_f的另一端。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，熟悉该本领域的技术人员应该明白本实用新型包括但不限于附图和上面具体实施方式中描述的内容。任何不偏离本实用新型的功能和结构原理的修改都将包括在权利要求书的范围中。