放大电路、接收电路以及半导体集成电路的制作方法

本发明涉及放大电路、接收电路以及半导体集成电路。

背景技术

在模拟信号处理中，作为将电流信号转换为电压信号的元件而广泛使用电阻元件。在这样的电路中，电阻元件的电阻值例如会给放大电路的增益、滤波电路的截止频率等电路特性带来影响。一般而言，通过半导体工艺形成的电阻元件的电阻值具有某一范围的偏差，或者也存在电阻值依赖于周围温度的情况。

例如，为了将电阻负载的放大电路的增益保持固定，需要对电阻负载的电阻值的偏差、变动进行修正来保持在固定值。作为对电阻值的偏差、变动进行修正来保持在固定值的一个方法，具有使用能够通过控制来改变电阻值的可变电阻电路的方法。

图6a是表示数字控制电阻值的可变电阻电路的构成例的图。具有多个电阻601－1、601－2、…、601－n，并且在各个电阻601－1、601－2、…、601－n连接有控制是否使电流流过各个电阻601－1、601－2、…、601－n的pmos晶体管602－1、602－2、…、602－n。

pmos晶体管602－1、602－2、…、602－n分别被控制成根据供给至栅极的控制信号s1、s2、…、sn而成为接通状态(导通状态)/断开状态(非导通状态)。通过控制根据控制信号s1、s2、…、sn而成为接通状态的pmos晶体管602－1、602－2、…、602－n的数量，能够控制在端子和电源电位之间电流流动的电阻601－1、601－2、…、601－n的根数，能够使合成电阻值变化。

图6b是表示模拟控制电阻值的可变电阻电路的构成例的图。在电源电位与端子之间串联连接电阻611、612，与电阻611并联连接有作为可变电阻的pmos晶体管613。向pmos晶体管613的栅极供给栅极电压vg，通过控制电压vg，pmos晶体管613控制与栅极-源极间电压对应的接通电阻。

若将电阻611的电阻值设为rp、将电阻612的电阻值设为rs、将pmos晶体管613的接通电阻的电阻值设为ron，则在图6b所示的结构中，得到合成电阻值rs+{rp·ron/(rp+ron)}。例如，在pmos晶体管613为接通状态(接通电阻的电阻值ron几乎为零)时，合成电阻值为rs，在pmos晶体管613为断开状态时，合成电阻值为(rs+rp)。

因此，图6b所示的可变电阻电路能够通过控制对pmos晶体管613的栅极供给的栅极电压vg，来使电阻值从电阻值rs至电阻值(rs+rp)变化。此外，图6b所示的电阻611能够置换为开路状态(电阻无限大)而省略，电阻612能够置换为短路状态(电阻零)而省略。

作为放大电路的电阻负载而应用如图6a、图6b所示的可变电阻电路并通过控制来改变电阻值，从而能够将放大电路的增益保持固定。但是，对于图6a所示的可变电阻电路而言，由于电阻值的调整步骤有限，电阻值的变化是离散的，所以针对所希望的电阻值的精度受到限制。另外，在实际使用时使用通过预先的校准等求出的控制信号进行电阻值的控制的情况下，不追随由校准后的温度等环境变化引起的电阻值的变动，从而变动量成为误差。

另外，对于图6b所示的可变电阻电路而言，由于通过pmos晶体管613接通的范围的栅极电压来控制电阻值的可变范围，所以针对电阻值的栅极电压的灵敏度较高。因此，若想要对应较广范围的电阻值，则栅极电压的微量误差在电阻值的变化上较大地呈现。因此，可变电阻的电阻值容易受到噪声等的影响。

关于修正温度依赖特性的技术，提出了具备通过模拟控制进行温度补偿的电路和通过数字控制进行温度补偿的电路，并且根据温度区域来切换模拟控制和数字控制的电压产生电路(例如，专利文献1)。另外，提出了如下的传感器用放大电路：在以规定的温度间隔设定的修正点，进行基于预先对各修正点的每一个设定的修正数据来将输入信号修正为目标值的数字修正，在各修正点间，进行基于根据前后的修正点而计算出的斜率来抵消输入信号的温度依赖的模拟修正(例如，参照专利文献2)。

专利文献1：日本特开2003－84728号公报

专利文献2：日本特开2007－248288号公报

本发明的目的在于提供一种能够高精度地控制电阻负载的电阻值，并且能够提高噪声耐性的放大电路。

技术实现要素：

放大电路的一个方式具备：输入电路部，接受输入信号；负载电路部，与输入电路部串联地设置在第一电源线与第二电源线之间，具有通过数字代码控制电阻值的第一可变电阻部和通过模拟控制电压控制电阻值的第二可变电阻部；以及修正电路部，设置在第一电源线与第二电源线之间，具有第三可变电阻部和第四可变电阻部，并且修正负载电路部的电阻值，该第三可变电阻部具有与第一可变电阻部对应的电路结构且通过数字代码控制电阻值，该第四可变电阻部具有与第二可变电阻部对应的电路结构且通过模拟控制电压控制电阻值。

公开的放大电路能够通过基于数字代码的控制来粗调电阻值，并通过基于模拟控制电压的控制来微调电阻值，并且能够高精度地控制放大电路中的电阻负载的电阻值，并且能够提高噪声耐性。

附图说明

图1是表示本发明的实施方式中的放大电路的构成例的图。

图2a是表示本实施方式中的数字修正时的修正电路部的状态的图。

图2b是表示本实施方式中的模拟修正时的修正电路部的状态的图。

图3是表示本实施方式中的电阻修正动作的例子的流程图。

图4是表示本发明的实施方式中的半导体集成电路的构成例的图。

图5是表示本实施方式中的放大电路的其它构成例的图。

图6a是表示可变电阻电路的例子的图。

图6b是表示可变电阻电路的例子的图。

具体实施方式

以下，基于附图对本发明的实施方式进行说明。

图1是表示本发明的一个实施方式中的放大电路的构成例的图。本实施方式中的放大电路具有放大部10、修正电路部30以及控制部50。放大部10具有接受输入信号的输入电路部、和作为负载来使用且由被控制为所希望的电阻值的可变电阻电路构成的负载电路部，以特定的增益(倍率)放大差动的输入信号并输出。

在放大部10中，输入电路部所具有的nmos晶体管11a、11b形成差动放大部中的驱动元件。nmos晶体管11a的栅极与输入差动输入信号的一个信号的输入端子in连接，源极与连接于基准电位vss(例如接地电位)的电源线的电流源12连接。另外，nmos晶体管11b的栅极与输入差动输入信号的另一个信号的输入端子inx连接，源极与连接于基准电位vss的电源线的电流源12连接。

负载电路部所具有的pmos晶体管13a－i以及电阻14a－i串联连接在电源电位vdd的电源线与nmos晶体管11a的漏极之间。具有该pmos晶体管13a－i以及电阻14a－i的可变电阻电路相当于与nmos晶体管11a串联地设置在电源电位vdd的电源线与基准电位vss的电源线之间的负载电路部的第一可变电阻部。此外，i是脚标，是0～n－1(n是任意的)的自然数(以下也相同)。

pmos晶体管13a－i的源极与电源电位vdd的电源线连接，pmos晶体管13a－i的漏极与电阻14a－i的一端连接，电阻14a－i的另一端与nmos晶体管11a的漏极连接。向pmos晶体管13a－i的栅极输入从控制部50输出的数字代码d[i]。

能够通过控制根据数字代码d[n－1：0]而成为接通状态的pmos晶体管13a－0～13a－(n－1)的数量，来控制流过电流的电阻14a－0～14a－(n－1)的根数，来使合成电阻值变化。像这样，通过从控制部50输出的数字代码d[i]，数字控制负载电路部的第一可变电阻部中的电阻值。

负载电路部所具有的pmos晶体管15a以及电阻16a串联连接在电源电位vdd的电源线与nmos晶体管11a的漏极之间。即，pmos晶体管15a的源极与电源电位vdd的电源线连接，pmos晶体管15a的漏极与电阻16a的一端连接，电阻16a的另一端与nmos晶体管11a的漏极连接。pmos晶体管15a的栅极经由开关17a选择性地与电源电位vdd的电源线或者供给模拟控制电压的信号线ndb连接。

另外，负载电路部所具有的pmos晶体管18a以及电阻19a串联连接在电源电位vdd的电源线与nmos晶体管11a的漏极之间。即，pmos晶体管18a的源极与电源电位vdd的电源线连接，pmos晶体管18a的漏极与电阻19a的一端连接，电阻19a的另一端与nmos晶体管11a的漏极连接。pmos晶体管18a的栅极经由开关20a选择性地与基准电位vss的电源线或者供给模拟控制电压的信号线ndb连接。

具有上述的pmos晶体管15a、18a、电阻16a、19a以及开关17a、20a的可变电阻电路相当于与nmos晶体管11a串联地设置在电源电位vdd的电源线与基准电位vss的电源线之间的负载电路部的第二可变电阻部。设定开关17a、20a以连接pmos晶体管15a、18a的栅极和供给模拟控制电压的信号线ndb，通过控制模拟控制电压来控制pmos晶体管15a、18a的接通电阻，从而能够改变电阻值。像这样，通过模拟控制电压，模拟控制负载电路部的第二可变电阻部中的电阻值。

同样地，负载电路部所具有的pmos晶体管13b－i以及电阻14b－i串联连接在电源电位vdd的电源线与nmos晶体管11b的漏极之间。具有该pmos晶体管13b－i以及电阻14b－i的可变电阻电路相当于与nmos晶体管11b串联地设置在电源电位vdd的电源线与基准电位vss的电源线之间的负载电路部的第一可变电阻部。

pmos晶体管13b－i的源极与电源电位vdd的电源线连接，pmos晶体管13b－i的漏极与电阻14b－i的一端连接，电阻14b－i的另一端与nmos晶体管11b的漏极连接。向pmos晶体管13b－i的栅极输入从控制部50输出的数字代码d[i]。

能够通过控制根据数字代码d[n－1：0]而成为接通状态的pmos晶体管13b－0～13b－(n－1)的数量，来控制流过电流的电阻14b－0～14b－(n－1)的根数，来改变合成电阻值。像这样，通过从控制部50输出的数字代码d[i]，数字控制负载电路部的第一可变电阻部中的电阻值。

负载电路部所具有的pmos晶体管15b以及电阻16b串联连接在电源电位vdd的电源线与nmos晶体管11b的漏极之间。即，pmos晶体管15b的源极与电源电位vdd的电源线连接，pmos晶体管15b的漏极与电阻16b的一端连接，电阻16b的另一端与nmos晶体管11b的漏极连接。pmos晶体管15b的栅极经由开关17b选择性地与电源电位vdd的电源线或者供给模拟控制电压的信号线ndb连接。

另外，负载电路部所具有的pmos晶体管18b以及电阻19b串联连接在电源电位vdd的电源线与nmos晶体管11b的漏极之间。即，pmos晶体管18b的源极与电源电位vdd的电源线连接，pmos晶体管18b的漏极与电阻19b的一端连接，电阻19b的另一端与nmos晶体管11b的漏极连接。pmos晶体管18b的栅极经由开关20b选择性地与基准电位vss的电源线或者供给模拟控制电压的信号线ndb连接。

具有上述的pmos晶体管15b、18b、电阻16b、19b以及开关17b、20b的可变电阻电路相当于与nmos晶体管11b串联地设置在电源电位vdd的电源线与基准电位vss的电源线之间的负载电路部的第二可变电阻部。设定开关17b、20b以连接pmos晶体管15b、18b的栅极和供给模拟控制电压的信号线ndb，通过控制模拟控制电压来控制pmos晶体管15b、18b的接通电阻，从而能够改变电阻值。像这样，通过模拟控制电压，模拟控制负载电路部的第二可变电阻部中的电阻值。

nmos晶体管11b的漏极与负载电路部的连接点的电位作为差动输出信号的一个信号out输出，nmos晶体管11a的漏极与负载电路部的连接点的电位作为差动输出信号的另一个信号outx输出。

修正电路部30具有运算放大器(放大器)31、电压源32、电流源33、第三可变电阻部35以及第四可变电阻部36。运算放大器31对从电源电位vdd通过第三可变电阻部35以及第四可变电阻部36进行电压下降后的电压与由电压源32生成的参考电压之间的差分电压进行放大并输出。电压源32在第三可变电阻部35以及第四可变电阻部36的合成电阻值为所希望的电阻值时，产生与从电源电位vdd通过第三可变电阻部35以及第四可变电阻部36进行电压下降后的电压相等的电压。电流源33是用于在第三可变电阻部35以及第四可变电阻部36中流过规定的电流的电流源。

第三可变电阻部35具有与放大部10的第一可变电阻部对应的电路结构。即，第三可变电阻部35具有与第一可变电阻部等效的电路结构。第三可变电阻部35是具有pmos晶体管37－i以及电阻38－i的可变电阻电路。此外，第三可变电阻部35所包含的电阻38－i的电阻值根据电流源33的电流值来决定，无需必须与第一可变电阻部所包含的电阻的电阻值相同。例如，第三可变电阻部35的电阻38－i的电阻值也可以在第三可变电阻部35以及第四可变电阻部36的合成电阻值与电流源33的电流值的积为固定的范围内进行调整。

pmos晶体管37－i的源极与电源电位vdd的电源线连接，pmos晶体管37－i的漏极与电阻38－i的一端连接，电阻38－i的另一端经由电流源33与基准电位vss的电源线连接。向pmos晶体管37－i的栅极输入从控制部50输出的数字代码d[i]。

能够通过控制根据数字代码d[n－1：0]而成为接通状态的pmos晶体管37－0～37－(n－1)的数量，来控制流过电流的电阻38－0～38－(n－1)的根数，来改变合成电阻值。像这样，通过从控制部50输出的数字代码d[i]，数字控制第三可变电阻部35中的电阻值。

第四可变电阻部36具有与放大部10的第二可变电阻部对应的电路结构。即，第四可变电阻部36具有与第二可变电阻部等效的电路结构。第四可变电阻部36是具有pmos晶体管39、42、电阻40、43以及开关41、44的可变电阻电路。此外，第四可变电阻部36所包含的电阻40、43的电阻值根据电流源33的电流值来决定，无需必须与第二可变电阻部所包含的电阻的电阻值相同。例如，第四可变电阻部36的电阻40、43的电阻值也可以在第三可变电阻部35以及第四可变电阻部36的合成电阻值与电流源33的电流值的积为固定的范围内进行调整。

pmos晶体管39的源极与电源电位vdd的电源线连接，pmos晶体管39的漏极与电阻40的一端连接，电阻40的另一端经由电流源33与基准电位vss的电源线连接。pmos晶体管39的栅极经由开关41选择性地与电源电位vdd的电源线或者供给模拟控制电压的信号线ndb连接。

另外，pmos晶体管42的源极与电源电位vdd的电源线连接，pmos晶体管42的漏极与电阻43的一端连接，电阻43的另一端经由电流源33与基准电位vss的电源线连接。pmos晶体管42的栅极经由开关44选择性地与基准电位vss的电源线或者供给模拟控制电压的信号线ndb连接。

设定开关41、44以连接pmos晶体管39、42的栅极和供给模拟控制电压的信号线ndb，通过控制模拟控制电压来控制pmos晶体管39、42的接通电阻，从而能够改变电阻值。像这样，通过模拟控制电压，模拟控制第四可变电阻部36中的电阻值。

控制部50生成用于控制电阻值的数字代码d[n－1：0]并输出，并且进行放大电路所具有的开关17a、17b、20a、20b、34、41、44等的控制。控制部50具有用于基于修正电路部30所具有的运算放大器31的输出来决定数字代码d[n－1：0]的sar(successiveapproximationregister：逐次逼近寄存器)功能。sar功能是对近似所希望的值的值逐次进行比较，依次提高近似值的精度的逻辑功能。

控制部50例如在用于决定数字代码d[n－1：0]的数字修正时，如图2a所示那样控制修正电路部30所具有的开关34、41、44。即，控制部50为了将运算放大器31的输出供给至控制部50，而控制开关34以将运算放大器的输出和信号线nda连接。另外，控制部50分别控制开关41、44，以向pmos晶体管39的栅极供给电源电位vdd，并向pmos晶体管42的栅极供给基准电位vss。像这样，向第四可变电阻部36中的修正单元的一方供给电源电位vdd，向修正单元的另一方供给基准电位vss，从而在之后的模拟修正时等能够控制为使电阻值增加，也能够控制为使电阻值减少。

另外，控制部50例如在决定了数字代码d[n－1：0]之后的模拟修正时以及通常的动作时，如图2b所示那样控制修正电路部30所具有的开关34、41、44。即，控制部50为了将运算放大器31的输出作为模拟控制电压来输出，而控制开关34以将运算放大器31的输出和信号线ndb连接。另外，控制部50分别控制开关41、44，以向pmos晶体管39、42的栅极供给模拟控制电压。此时，控制部50也分别控制开关17a、17b、20a、20b，以向放大部10所具有的pmos晶体管15a、15b、18a、18b的栅极供给模拟控制电压。

在这里，放大部10的第一可变电阻部所具有的电阻14a－i、14b－i以及修正电路部30的第三可变电阻部35所具有的电阻38－i的电阻值可以全部相同，也可以不同。在为不同的电阻值的情况下，按照在决定数字代码d[n－1：0]的处理中，值被决定的顺序越靠后，与该位对应的电阻值对合成电阻值的贡献越小的方式设定电阻值即可。

例如，在如后述的图3所示那样从第(n－1)位朝向第0位决定数字代码的值的情况下，按照如下方式设定各电阻的电阻值即可：与第(n－1)位对应的电阻值对合成电阻值的贡献最大，即作为电阻值最小(电导率最大)，与第0位对应的电阻值对合成电阻值的贡献最小，即作为电阻值最大(电导率最小)。

接下来，对本实施方式中的放大电路中的电阻修正动作进行说明。图3是表示本实施方式中的电阻修正动作的例子的流程图。电阻修正动作例如在放大电路的动作开始时实施。

若开始电阻修正动作，则在步骤s301中进行初始化处理，控制部50解除复位，并且将各开关控制为图2a所示的数字修正时的状态。另外，控制部50将数字代码d[n－1：0]的所有位复位成0，并且将内部具有的计数器的计数值i设定为(n－1)。

之后，进行用于逐位地决定数字代码d[n－1：0]的循环处理。首先，在步骤s302中，控制部50基于计数器的计数值i，将第i位的数字代码d[i]设定为“1”。然后，在步骤s303中，控制部50判定修正电路部30的运算放大器31的输出是否为正。

在运算放大器31的输出不为正的情况下，在步骤s304中，控制部50将第i位的数字代码d[i]变更为“0”。另一方面，在运算放大器31的输出为正的情况下，跳过步骤s304，控制部50将第i位的数字代码d[i]维持为“1”。

在决定出第i位的数字代码d[i]之后，在步骤s305中，控制部50判定计数器的计数值i是否为0。在计数器的计数值i不为0的情况下，在步骤s306中，控制部50将计数器的计数值i减去1，并反复进行步骤s302以后的动作。

如以上那样，逐位地依次决定数字代码d[i]，若在步骤s305中判定为计数器的计数值i为0，则决定同与电压源32所生成的参考电压的值相应的电阻值(第一电阻值)对应的数字代码d[n－1：0]。然后，在步骤s307中，控制部50将各开关控制为图2b所示的模拟修正时的状态。

像这样进行控制，以下进行基于运算放大器31的负反馈控制的模拟控制电压的生成。在生成模拟控制电压时，在由第三可变电阻部35以及第四可变电阻部36生成的电压比由电压源32生成的参考电压高的情况下，运算放大器31的输出电压上升。由此，向第四可变电阻部36的pmos晶体管39、42的栅极供给的电压上升，pmos晶体管39、42的接通电阻升高。pmos晶体管39、42的接通电阻升高，从而相对于电流源33流动的电流示出的电压下降增大，由第三可变电阻部35以及第四可变电阻部36生成的电压降低。

同样地，在由第三可变电阻部35以及第四可变电阻部36生成的电压比由电压源32生成的参考电压低的情况下，运算放大器31的输出电压降低。由此，向第四可变电阻部36的pmos晶体管39、42的栅极供给的电压降低，pmos晶体管39、42的接通电阻降低。pmos晶体管39、42的接通电阻降低，从而相对于电流源33流动的电流示出的电压下降减小，由第三可变电阻部35以及第四可变电阻部36生成的电压上升。

像这样，通过运算放大器31的负反馈生成模拟控制电压，从而能够控制模拟控制电压，使得第三可变电阻部35以及第四可变电阻部36的合成电阻值收敛于所希望的电阻值。如以上那样，决定数字代码d[n－1：0]，得到模拟控制电压，电阻修正动作结束。此外，由于控制成在电阻修正动作结束之后各开关也成为图2b所示的状态，所以针对由温度变化等环境的变化引起的电阻值的变动，也能够控制模拟控制电压来适当地进行控制。

如以上说明的那样，根据本实施方式，使用修正电路部30控制数字代码d[n－1：0]以及模拟控制电压，使得放大部10的负载电阻的电阻值成为所希望的电阻值，从而能够将放大部10的负载电阻的电阻值设定为所希望的电阻值。另外，通过基于数字代码d[n－1：0]的数字修正进行粗调，并且通过基于模拟控制电压的模拟修正进行微调，从而能够高精度地控制电阻值。另外，由于本实施方式中的基于模拟控制电压的模拟修正的调整量与仅通过模拟修正来调整电阻值的以往技术相比小，所以能够减小针对电阻值的模拟控制电压的灵敏度，能够提高噪声耐性。

图4是表示本实施方式中的包括放大电路的半导体集成电路的构成例的图。本实施方式中的半导体集成电路401具备具有将输入串行信号转换为并行信号的解串器电路的功能的接收电路402、以及接受来自接收电路402的并行信号(数据)进行处理动作的逻辑电路等内部电路409。

接收电路402具有前端部403、时钟数据恢复电路407以及时钟生成部408。前端部403具有放大电路404、比较器(比较电路)405以及解复用器406。

放大电路404是本实施方式中的放大电路，接受经由传输路径等传输的差动的输入串行信号rxin、rxinx。通过使用本实施方式中的放大电路，能够对电阻负载的电阻值的偏差、变动进行修正来保持在固定值，能够实现增益的偏差较小的接收电路402的前端部403。

比较器405使用时钟生成部408输出的时钟信号，在适当的定时进行输入串行信号的取样，判定输入串行信号的数据值(符号)。解复用器406对比较器405的输出进行串行－并行转换，并作为并行信号rxout输出。

时钟数据恢复电路407基于接收到的信号适当地控制时钟生成部408所输出的时钟信号的相位。内部电路409接受从接收电路402输出的并行信号rxout，进行并行信号rxout所涉及的处理动作等。

在这里，在本实施方式中的放大电路中，也可以为假定接收在传输路径中高频成分衰减后的输入信号，并且具有高频成分的增益高于低频成分的增益的频率特性的被称为ctle(continuoustimelinearequalizer：连续时间线性均衡器)的电路结构。图5中示出作为被称为ctle的电路结构的本实施方式中的放大电路的构成例。在图5中，对与图1所示的构成要素相同的构成要素标注相同的附图标记，并省略重复的说明。

在图5所示的放大电路中，在差动输出信号outx、out的输出端子与负载电路部所具有的可变电阻电路之间，设置有电感器21a、21b。另外，为了考虑电感器的寄生电阻，在修正电路部30中的可变电阻电路与电流源之间设置有相同的电感器45。通过这样的结构，利用电感器和电阻的串联电路，能够得到阻抗在低频侧固定且在高频侧上升的电路特性。另外，通过应用本实施方式，能够将可变电阻电路的电阻值高精度地控制在固定值，能够得到良好的频率特性。

此外，在上述的实施方式中，在放大部10所具有的第二可变电阻部以及修正电路部30所具有的第四可变电阻部中，省略与pmos晶体管并联地配置的电阻，但也可以与pmos晶体管并联地配置电阻。另外，设置有用于将修正电路部30所具有的运算放大器31的输出供给至信号线nda、ndb中的一方的开关34，但不设置开关34而将运算放大器31的输出供给至控制部50并且作为模拟控制电压来供给，也能够进行相同的动作。

另外，在通过模拟控制电压控制电阻值的第二可变电阻部以及第四可变电阻部中，设置有2个修正单元，但也可以并联连接3个以上的修正单元。另外，在数字修正时向各修正单元的pmos晶体管的栅极供给的电位也可以不同。

另外，上述实施方式均只是实施本发明时的具体化的一个例子，不应通过这些实施方式来限定地解释本发明的技术范围。即，本发明能够不脱离其技术思想或者其主要特征地以各种方式来实施。