本发明涉及电子技术领域，特别涉及一种用于正负电压信号输入的信号接口及其信号接口电路。
背景技术：
在输入信号为正负电压的信号接口电路中，输入信号的逻辑高电平为正电压，逻辑低电平为负电压，且正负电压的电压值很高，可达到正负几十伏。为保证输入的正负高压信号不会对信号接口电路中的器件造成损坏，特别是输入端的MOS管的栅极，需要将输入端的MOS管的栅极的电压转换至器件允许的最大电压范围内。另外，对于信号接口电路的输入端处的逻辑门而言，正电压电平为逻辑高电平，地电平和负电压电平都是逻辑低电平，因此需要信号检测电路检测输入电压，以判断有效的输入信号。
现有的正负电压转换及信号检测电路主要通过电平转换加比较器实现。电平转换电路将正负电压转换为比较器可比较的电压VSHIFT，比较器通过比较电压VSHIFT和基准电压VREF来判定输入信号的逻辑，从而确定输入的是正电压电平、地电平还是负电压电平。由于接口电路不工作时，也即比较器在等待信号输入时也需要给其供电，因此即使接口电路不工作比较器也会产生一定的静态功耗，从而难以满足极低的待机功耗要求。
技术实现要素：
本发明要解决的技术问题是为了克服现有技术中信号接口电路的待机功耗较高的缺陷，提供一种用于正负电压信号输入的信号接口及其信号接口电路。
本发明是通过下述技术方案来解决上述技术问题：
一种用于正负电压信号输入的信号接口电路，其特点在于，所述信号接口电路包括电压钳位电路和信号检测电路；
所述电压钳位电路包括正负电压输入端、第一电压输出端和第二电压输出端；所述信号检测电路包括第一电阻、电容、第一反相器、第二反相器、第三反相器和第一N沟道MOS管；
所述第一电压输出端与所述第一反相器和所述第二反相器的串联电路的输入端连接，所述串联电路的输出端为所述信号接口电路的数据输出端；所述第二电压输出端通过所述第一电阻和所述电容的并联电路与电源电压连接；所述第二电压输出端还与所述第三反相器的输入端连接，所述第三反相器的输出端为所述信号接口电路的信号检测输出端；所述第一N沟道MOS管的漏极与所述第二电压输出端连接，衬底端和源极均接地，栅极与所述数据输出端连接。
本方案中，通过电压钳位电路实现将电压钳位在器件允许的最大电压范围内，通过信号检测电路识别有效的输入信号，不工作时本发明不会产生静态功耗，从而待机时其耗电量极低。
较佳地，所述电压钳位电路包括第二电阻、PNP三极管、第二N沟道MOS管、第三N沟道MOS管、第四N沟道MOS管和第五N沟道MOS管；
所述第二电阻的一端为所述正负电压输入端，另一端与所述第一电压输出端连接；所述PNP三极管的发射极为所述第一电压输出端，基极与所述电源电压连接，集电极接地；所述第三N沟道MOS管的源极接地，所述第三N沟道MOS管的栅极与所述第一电压输出端连接，所述第三N沟道MOS管的漏极分别与第三N沟道MOS管的衬底端、第二N沟道MOS管的衬底端、第四N沟道MOS管的衬底端、第五N沟道MOS管的衬底端以及第四N沟道MOS管的源极连接；所述第二N沟道MOS管的漏极为所述第二电压输出端，所述第二N沟道MOS管的源极分别与所述第四N沟道MOS管的漏极、所述第五N沟道MOS管的源极以及第一电压输出端连接，所述第二N沟道MOS管的栅极、所述第四N沟道MOS管的栅极、第五N沟道MOS管的栅极和所述第五N沟道MOS管的漏极均接地。
本方案中的电压钳位电路不仅实现了电压钳位，还具有避免漏电情况发生的优点。
较佳地，所述第一电阻的阻值为5MΩ-10MΩ。当第一电阻设置在该范围时，信号接口电路的功耗较低，可减少信号接口电路工作时的耗电量。
本发明还提供一种用于正负电压信号输入的信号接口，其特点在于，所述信号接口包括如上所述的信号接口电路。
本发明的积极进步效果在于：本发明通过电压钳位电路将电压钳位在器件允许的最大电压范围内，通过信号检测电路识别有效的输入信号，本发明在不工作时不会产生静态功耗，具有极低待机功耗的优点。且本发明结构简单、元器件少，节省了版图面积。
附图说明
图1为本发明一较佳实施例的用于正负电压信号输入的信号接口电路的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图1所示，本实施例的用于正负电压信号输入的信号接口电路包括电压钳位电路1和信号检测电路2。
电压钳位电路1包括第二电阻R2、PNP三极管Q、第二N沟道MOS管M2、第三N沟道MOS管M3、第四N沟道MOS管M4和第五N沟道MOS管M5。第二电阻R2的一端为电压钳位电路的正负电压输入端(也是信号接口电路的正负电压输入端)，另一端与PNP三极管Q的发射极连接，PNP三极管Q的发射极(也是二电阻R2与PNP三极管Q的发射极的连接节点)为电压钳位电路1的第一电压输出端11，PNP三极管Q的基极与电源电压VDD(电源电压可以是信号接口芯片中的电源，也可以是另设的电源模块)连接，集电极接地。第三N沟道MOS管M3的源极接地，第三N沟道MOS管M3的栅极与第一电压输出端11连接，第三N沟道MOS管M3的漏极分别与第三N沟道MOS管M3的衬底端、第二N沟道MOS管M2的衬底端、第四N沟道MOS管M4的衬底端、第五N沟道MOS管M5的衬底端以及第四N沟道MOS管M4的源极连接。第二N沟道MOS管M2的源极分别与第四N沟道MOS管M4的漏极、第五N沟道MOS管M5的源极以及第一电压输出端11连接，第二N沟道MOS管M2的栅极、第四N沟道MOS管M4的栅极、第五N沟道MOS管M5的栅极和第五N沟道MOS管M5的漏极均接地，第二N沟道MOS管M2的漏极为电压钳位电路1的第二电压输出端12。
信号检测电路2包括第一电阻R1、电容C、第一反相器I1、第二反相器I2、第三反相器I3和第一N沟道MOS管M1。第一反相器I1和第二反相器I2的串联电路的输入端与第一电压输出端11连接，该串联电路的输出端为信号接口电路的数据输出端。第一电阻R1和电容C的并联电路的一端与第二电压输出端12连接，另一端与电源电压VDD连接。第三反相器I3的输入端与第二电压输出端12连接，第三反相器I3的输出端为信号接口电路的信号检测输出端。第一N沟道MOS管M1的漏极与第二电压输出端12连接，衬底端和源极均接地，栅极与数据输出端连接。
当没有信号输入正负电压输入端时，PNP三极管Q和第二N沟道MOS管M2都不导通，VDD通过第一电阻R1对电容C充电，直至第二电压输出端12的电压为VDD的电压值，信号检测输出端输出从逻辑高电平翻转为逻辑低电平，说明信号接口电路无信号输入，可将该时段(信号检测输出端输出逻辑低电平)反相器I2(数据输出端)输出的电平段标记为非信号。
当正负电压输入端输入正的电压信号，且输入的电压信号高于VDD+VBEPNP时(VBEPNP为PNP三极管Q的基极-发射极的导通压降)，PNP三极管Q对GND(地线)导通，第一电压输出端11的电压被钳位在VDD+VBEPNP，其余压降集中在第二电阻R2上。此时第二N沟道MOS管M2截止，第一N沟道MOS管M1导通(第一反相器I1和第二反相器I2的串联电路输出高电平)，电容C通过第一N沟道MOS管M1对GND放电，将第二电压输出端12的电压(第二电压输出端12的初始电压为VDD的电压值)拉低至GND。此时信号检测输出端输出从逻辑低电平翻转为逻辑高电平，说明信号接口电路有信号输入，可将该时段(信号检测输出端输出逻辑高电平)数据输出端输出的高电平段标记为信号数据。需要说明的是，第二电阻R2的大小可根据实际需求自行设置，且其决定了从正负电压输入端到GND的电流大小。本实施例中，M3的漏极与M2、M3、M4、M5的衬底端、M4的源极连接，当第三N沟道MOS管M3导通时，从而此时M2、M3、M4、M5的衬底端通过M3接GND，使得M2、M5的源极以及M4的漏极对衬底端的寄生二极管反偏，避免了漏电情况的发生。
当正负电压输入端输入负的电压信号时，PNP三极管Q的BE结反偏，即Q截止，当输入的电压信号小于-VTH时(VTH为NMOS的开启电压)，M2、M4和M5导通，VDD通过第一电阻R1、第二N沟道MOS管M2和第二电阻R2对正负电压输入端形成通路，由于M2的栅极接地，因此，第一电压输出端11的电压被钳位在-VTH，其余压降也都集中在电阻R1上。此时电容C通过第二N沟道MOS管M2、第二电阻R2对正负电压输入端放电，第二电压输出端12的电压(第二电压输出端12的初始电压为VDD的电压值)被拉低至-VTH，此时信号检测输出端输出从逻辑低电平翻转为逻辑高电平，说明信号接口电路有信号输入，可将该时段(信号检测输出端输出逻辑高电平)数据输出端输出的低电平段标记为信号数据。当M2及M4导通时，M2、M3、M4和M5的衬底端通过M4连接在第二电压输出端12上，而第二电压输出端12处的电压为-VTH，保证了NMOS中寄生二极管反偏，避免了漏电情况的发生。
本实施例中，当第一电阻R1的阻值设为5MΩ-10MΩ时，信号接口电路的功耗较低，从而可减少信号接口电路工作时的耗电量。
本实施还提供一种用于正负电压信号输入的信号接口，该信号接口包括本实施例中的信号接口电路。从而，本实施例的信号接口功耗极低。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。