一种生成脉冲电压信号的方法、装置及系统与流程

本申请涉及电子技术领域，具体涉及一种生成脉冲电压信号的方法、装置及系统。

背景技术

脉冲电压一般指电压或电流的短暂突变，在现有技术中生成高速脉冲电压信号的方式一般是由可编程逻辑器件输出信号给由放大器或功率放大电路等构成的脉冲电压信号生成电路以生成高速脉冲电压信号。但是，可编程逻辑器件的输出信号如果是能量不均衡的信号时，会造成输入给放大器或功率放大电路的信号存在直流分量的波动，使直流分量无法通过放大器或功率放大电路，导致输出的高速脉冲电压信号失真、信号质量变差，无法满足设计的要求。

技术实现要素：

有鉴于此，本申请提供一种生成脉冲电压信号的方法、装置及系统，以解决现有技术中无法输出高质量的高速脉冲电压信号的技术问题。

为解决上述问题，本申请实施例提供的技术方案如下：

一种生成脉冲电压信号的方法，所述方法包括：

获取n种脉冲电压vi，其中，n为大于或等于1的整数，i的取值为0至n-1的整数；

根据所述n种脉冲电压生成n种脉冲电压增量△vi，其中，△vi＝(vi-v0)÷2；

根据幅值选择信号的取值m在所述脉冲电压增量△vi中选择编码脉冲电压增量△v，其中，△v＝△vm，m的取值为0至n-1的整数中的一个；

根据所述编码脉冲电压增量△v生成脉冲电压编码cj，其中，j的取值为0至n-1的整数；

按照时钟信号循环输出所述脉冲电压编码cj给脉冲电压信号生成电路以生成脉冲电压信号。

相应的，所述幅值选择信号的取值m保持不变，或者，所述幅值选择信号的取值m在每n个时钟信号的周期后随机变化一次。

相应的，当所述幅值选择信号的取值m在每n个时钟信号的周期后随机变化一次时，m的取值为0至n-1的整数中的一个，或者，m的取值为1至n-1的整数中的一个。

相应的，所述根据所述编码脉冲电压增量△v生成脉冲电压编码cj，其中，j的取值为0至n-1的整数，包括：

根据所述编码脉冲电压增量△v、第一函数f(x)的取值以及第二函数f(y)的取值生成脉冲电压编码cj，其中，cj＝v0+f(x)*(1+f(y))÷2*△v，第一函数f(x)的取值为1或者-1，第二函数f(y)的取值为1或者-1，j的取值为0至n-1的整数。

相应的，所述脉冲电压信号生成电路包括高速数模转换器以及高速功率放大电路；或者，所述脉冲电压信号生成电路包括多路低速数模转换器、多路低速放大器、多路模拟开关电路以及单路高速功率放大电路。

一种生成脉冲电压信号的装置，所述装置包括：

获取单元，用于获取n种脉冲电压vi，其中，n为大于或等于1的整数，i的取值为0至n-1的整数；

第一生成单元，用于根据所述n种脉冲电压生成n种脉冲电压增量△vi，其中，△vi＝(vi-v0)÷2；

选择单元，用于根据幅值选择信号的取值m在所述脉冲电压增量△vi中选择编码脉冲电压增量△v，其中，△v＝△vm，m的取值为0至n-1的整数中的一个；

第二生成单元，用于根据所述编码脉冲电压增量△v生成脉冲电压编码cj，其中，j的取值为0至n-1的整数；

输出单元，用于按照时钟信号循环输出所述脉冲电压编码cj给脉冲电压信号生成电路以生成脉冲电压信号。

相应的，所述幅值选择信号的取值m保持不变，或者，所述幅值选择信号的取值m在每n个时钟信号的周期后随机变化一次。

相应的，当所述幅值选择信号的取值m在每n个时钟信号的周期后随机变化一次时，m的取值为0至n-1的整数中的一个，或者，m的取值为1至n-1的整数中的一个。

相应的，所述第二生成单元具体用于：

根据所述编码脉冲电压增量△v、第一函数f(x)的取值以及第二函数f(y)的取值生成脉冲电压编码cj，其中，cj＝v0+f(x)*(1+f(y))÷2*△v，第一函数f(x)的取值为1或者-1，第二函数f(y)的取值为1或者-1，j的取值为0至n-1的整数。

一种生成脉冲电压信号的系统，所述系统包括：

可编程逻辑器件以及脉冲电压信号生成电路；

所述可编程逻辑器件为上述的生成脉冲电压信号的装置；

所述脉冲电压信号生成电路包括高速数模转换器以及高速功率放大电路；或者，所述脉冲电压信号生成电路包括多路低速数模转换器、多路低速放大器、多路模拟开关电路以及单路高速功率放大电路。

由此可见，本申请实施例具有如下有益效果：

本申请实施例通过可编程逻辑器件获取所需的n种脉冲电压，产生n种脉冲电压增量，根据幅值选择信号的取值选择脉冲电压增量，生成脉冲电压编码输出给脉冲电压信号生成电路以生成脉冲电压信号，通过幅值选择信号取值的变化以及生成脉冲电压编码中参数的变化即可以控制所生成的脉冲电压信号的频率、幅值以及波形形状，从而通过脉冲电压编码输出幅值上下对称的能量均衡的信号或者幅值一定的周期性的信号给脉冲电压信号生成电路，使输入给脉冲电压信号生成电路的信号不存在直流分量波动，从而生成高质量的高速脉冲电压信号。

附图说明

图1为现有技术中生成脉冲电压信号结果的示意图；

图2为本申请实施例中生成脉冲电压信号结果的示意图；

图3为本申请实施例中生成脉冲电压信号结果的示意图；

图4为本申请实施例中提供的生成脉冲电压信号的方法实施例的流程图；

图5为本申请实施例中可编程逻辑器件输出信号的时序图；

图6为本申请实施例中脉冲电压信号生成电路的示意图；

图7为本申请实施例中脉冲电压信号生成电路的示意图；

图8为本申请实施例中生成脉冲电压信号一示例的时序图；

图9为本申请实施例中生成脉冲电压信号另一示例的时序图；

图10为本申请实施例中生成脉冲电压信号另一示例的时序图；

图11为本申请实施例中生成脉冲电压信号另一示例的时序图；

图12为本申请实施例中生成脉冲电压信号另一示例的时序图；

图13为本申请实施例中生成脉冲电压信号的场景示意图；

图14为本申请实施例应用场景中所生成的脉冲电压信号的示意图；

图15为本申请实施例中提供的生成脉冲电压信号的装置实施例的示意图；

图16为本申请实施例中提供的生成脉冲电压信号的系统实施例的示意图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请实施例作进一步详细的说明。

现有技术中生成高速脉冲电压信号的方式一般是由可编程逻辑器件，例如fpga(field－programmablegatearray，现场可编程门阵列)，输出信号给由数模转换器、放大器或功率放大电路等构成的脉冲电压信号生成电路以生成高速脉冲电压信号。当可编程逻辑器件的输出信号为幅值一定的周期性信号时，可以输出高质量的高速脉冲电压信号，但是，当可编程逻辑器件的输出信号为能量不均衡的信号时，输入给放大器或功率放大电路的信号存在直流分量的波动，使直流分量无法通过放大器或功率放大电路，导致输出的高速脉冲电压信号失真、信号质量变差，无法满足设计的要求。参见图1所示，可编程逻辑器件的输出信号为幅值逐渐增大的信号时，输出的高速脉冲电压信号存在失真现象。

为此本申请实施例提供一种生成脉冲电压信号的方法、装置及系统，根据放大器的工作特点，利用可编程逻辑器件对输出给脉冲电压信号生成电路的信号进行编码处理，从而生成高质量的幅值一定的周期性脉冲电压信号，参见图2所示；或者生成高质量的随机脉冲电压信号，该随机脉冲电压信号幅值上下对称、能量均衡，使输入给脉冲电压信号生成电路的信号不存在直流分量波动，参见图3所示。

参见图4所示，示出了本申请实施例中提供的生成脉冲电压信号的方法实施例，可以应用于可编程逻辑器件，本实施例可以包括以下步骤：

步骤401：获取n种脉冲电压vi，其中，n为大于或等于1的整数，i的取值为0至n-1的整数。

首先，根据实际需要获取n种脉冲电压vi，由于i的取值为0至n-1的整数，则vi可以包括v0、v1、……、vn-1，其中，v0可以表示输出的脉冲电压信号的基准电压。

步骤402：根据n种脉冲电压生成n种脉冲电压增量△vi，其中，△vi＝(vi-v0)÷2。

根据n种脉冲电压生成n种脉冲电压增量△vi，△vi可以包括△v0、△v1、……、△vn-1，△vi＝(vi-v0)÷2，即△v0＝0、△v1＝(v1-v0)÷2、……、△vn-1＝(vn-1-v0)÷2。脉冲电压增量△vi可以代表相对于基准电压v0的幅值的绝对值，例如脉冲电压v1相对于基准电压v0的幅值为(v1-v0)÷2以及-(v1-v0)÷2，又例如v0＝0，v1＝6，则v1相对于v0的幅值为3和-3，v0＝2，v1＝8，则v1相对于v0的幅值为3和-3，即v1相对于0的幅值为5和-1。

步骤403：根据幅值选择信号的取值m在脉冲电压增量△vi中选择编码脉冲电压增量△v，其中，△v＝△vm，m的取值为0至n-1的整数中的一个。

幅值选择信号可以用来选择所使用的脉冲电压增量△vi，幅值选择信号的取值m可以在0至n-1的整数中选取，幅值选择信号的取值m可以保持不变，也可以在每n个时钟信号的周期后随机变化一次，在随机变化时，可以在0至n-1的整数中变化，也可以在不包括0的1至n-1的整数中变化。则在脉冲电压增量△vi中可以选择编码脉冲电压增量△v，△v＝△vm，如果m变化，则△v也跟随变化，例如，m取值为1，则△v＝△v1，m取值变化为2，则△v＝△v2。

步骤404：根据编码脉冲电压增量△v生成脉冲电压编码cj，其中，j的取值为0至n-1的整数。

根据编码脉冲电压增量△v可以生成脉冲电压编码cj，脉冲电压编码cj可以包括c0、c1、……、cn-1。

在本申请实施例一些可能的实现方式中，步骤404的具体实现可以包括：根据编码脉冲电压增量△v、第一函数f(x)的取值以及第二函数f(y)的取值生成脉冲电压编码cj，其中，cj＝v0+f(x)*(1+f(y))÷2*△v，第一函数f(x)的取值为1或者-1，第二函数f(y)的取值为1或者-1，j的取值为0至n-1的整数。

其中，f(x)和f(y)的取值相互独立，可以根据所要生成的脉冲电压信号的波形进行取值。每一脉冲电压编码cj在计算时f(x)、f(y)的取值可以不同，例如计算c1时f(x)＝-1、f(y)＝1，计算c2时f(x)＝1、f(y)＝1等等。

步骤405：按照时钟信号循环输出脉冲电压编码cj给脉冲电压信号生成电路以生成脉冲电压信号。

按照时钟信号每一时钟周期输出一个脉冲电压编码cj，从而循环输出脉冲电压编码cj给脉冲电压信号生成电路，参见图5所示，示出了可编程逻辑器件的输出信号。

在本申请实施例一些可能的实现方式中，参见图6所示，脉冲电压信号生成电路可以包括高速数模转换器以及高速功率放大电路；由可编程逻辑器件例如fpga提供脉冲电压编码给高速数模转换器dac，经过高速功率放大电路之后，输出高速脉冲电压信号。或者，参见图7所示，脉冲电压信号生成电路可以包括多路低速数模转换器、多路低速放大器、多路模拟开关电路以及单路高速功率放大电路。由可编程逻辑器件例如fpga提供脉冲电压编码给多路低速dac，经过多路低速单通道放大器、多路模拟开关电路、单路高速功率放大电路之后，输出高速脉冲电压信号。

根据本申请实施例提供的生成脉冲电压信号的方法，控制幅值选择信号的取值、变化频率，以及第一函数f(x)的取值、第二函数f(y)的取值，即可以控制输出脉冲电压信号的频率、幅值和波形形状，以下根据示例分别进行说明。

参见图8所示，定义n＝4，幅值选择信号的取值m＝1，则△v＝△v1＝(v1-v0)÷2，c0＝v0+(-1)*(1+1)÷2*△v＝v0-(v1-v0)÷2，即f(x)＝-1、f(y)＝1，c1＝v0+(1)*(1+1)÷2*△v＝v0+(v1-v0)÷2，即f(x)＝1、f(y)＝1，c2＝v0、c3＝v0，即f(y)＝-1。则可以输出相对于v0上下幅值相等的周期性脉冲电压信号。

参见图9所示，定义n＝3，幅值选择信号的取值m＝1，则△v＝△v1＝(v1-v0)÷2，c0＝v0+(1)*(1+1)÷2*△v＝v0+(v1-v0)÷2，即f(x)＝1、f(y)＝1，另c1＝v0、c2＝v0，即f(y)＝-1。则可以输出高电平-低电平-低电平循环的周期性脉冲电压信号。

参见图10所示，定义n＝3，幅值选择信号的取值m＝1，则△v＝△v1＝(v1-v0)÷2，c0＝v0，即f(y)＝-1，c1＝v0+(1)*(1+1)÷2*△v＝v0+(v1-v0)÷2，即f(x)＝1、f(y)＝1，c2＝v0+(1)*(1+1)÷2*△v＝v0+(v1-v0)÷2，即f(x)＝1、f(y)＝1。则可以输出低电平-高电平-高电平循环的周期性脉冲电压信号。

在上述示例中，幅值选择信号的取值m保持不变，则可以输出周期性脉冲电压信号。在本申请实施例中，幅值选择信号的取值m还可以在每n个时钟信号的周期后随机变化一次，m可以在1至n-1的整数中变化，也可以在0至n-1的整数中变化。

参见图11所示，定义n＝4，幅值选择信号的取值m在1、2、3中随机变化，则△v＝△vm，c0＝v0+(1)*(1+1)÷2*△v，即f(x)＝1、f(y)＝1，c1＝v0+(-1)*(1+1)÷2*△v，即f(x)＝-1、f(y)＝1，c2＝v0、c3＝v0，即f(y)＝-1。则可以输出频率固定、幅值随机的脉冲电压信号，该随机脉冲电压信号幅值上下对称、能量均衡，使输入给脉冲电压信号生成电路的信号不存在直流分量波动。

参见图12所示，定义n＝4，幅值选择信号的取值m在0、1、2、3中随机变化，则△v＝△vm，c0＝v0+(-1)*(1+1)÷2*△v，即f(x)＝-1、f(y)＝1，c1＝v0+(1)*(1+1)÷2*△v，即f(x)＝1、f(y)＝1，c2＝v0、c3＝v0，即f(y)＝-1。当m＝0只输出v0，则可以输出频率随机、幅值也随机的脉冲电压信号，该随机脉冲电压信号幅值上下对称、能量均衡，使输入给脉冲电压信号生成电路的信号不存在直流分量波动。

这样，本申请实施例通过可编程逻辑器件获取所需的n种脉冲电压，产生n种脉冲电压增量，根据幅值选择信号的取值选择脉冲电压增量，生成脉冲电压编码输出给脉冲电压信号生成电路以生成脉冲电压信号，通过幅值选择信号取值的变化以及生成脉冲电压编码中参数的变化即可以控制所生成的脉冲电压信号的频率、幅值以及波形形状，从而通过脉冲电压编码输出幅值上下对称的能量均衡的信号或者幅值一定的周期性的信号给脉冲电压信号生成电路，使输入给脉冲电压信号生成电路的信号不存在直流分量波动，从而生成高质量的高速脉冲电压信号。

本申请实施例中产生的高速脉冲电压可用于相位编码qkd(quantumkeydistribution，量子密钥分发)系统光电模块中的光相位调制，在这个应用中定义n等于4。参见图13所示，标准的bb84相位编码qkd系统采用相位调制器外置的双不等臂m-z干涉仪方案，其中bb84是量子通信领域的一种量子密钥分发协议。参见图14所示，在光子到达相位调制器时，脉冲电压信号加载到相位调制器上，就可以改变光子的相位。首先，发送方mza和接收方mzb两干涉仪均具有一个400mm的臂长差δ。光脉冲经过发送方不等臂m-z干涉仪后，形成一前一后两个光脉冲进入光纤链路组成的量子信道，单光子脉冲在发送方不等臂m-z干涉仪处可以认为是随机选择走一条路径la或sa后进入相位调制器。相位调制器外置要求产生高速脉冲电压信号对光脉冲调相，因此产生的脉冲电压信号有如下要求：1、相对幅值达到8v，并且上升沿时间(0％～100％)和下降沿时间(100％～0％)小于1.5ns；2、波形稳定，性能良好，信号抖动小于300ps。则选择对长臂上的光脉冲进行相位调制，因此将产生的稳定高速脉冲调制电压加载到长臂上的调制器上。单光子脉冲在发射方不等臂m-z干涉仪长臂上被相位调制器调制了一个相对相位φ，其中φ是bb84协议中四个量子态0、π/2、π或3π/2相位中随机一个。光脉冲被调制后通过量子信道传输，到达接收方后又被调制了一个相对相位φ，φ则是bb84协议中两个测量基0或π/2相位中随机一个。到达接收方不等臂m-z干涉仪时，单光子脉冲再次随机选择一条路径lb或sb。单光子脉冲经过两个不等臂m-z干涉仪后，共形成四种路径态：|sa+sb>、|sa+lb>、|la+sb>和|la+lb>。其中路径走"发射方长臂+接收方短臂"和"发射方短臂+接收方长臂"的两路光脉冲相叠加，在进入接收方单光子探测器d0和d1前的bs处发生干涉。

另外，参见图15所示，本申请实施例中还提供一种生成脉冲电压信号的装置实施例，可以包括：

获取单元1501，用于获取n种脉冲电压vi，其中，n为大于或等于1的整数，i的取值为0至n-1的整数。

第一生成单元1502，用于根据n种脉冲电压生成n种脉冲电压增量△vi，其中，△vi＝(vi-v0)÷2。

选择单元1503，用于根据幅值选择信号的取值m在脉冲电压增量△vi中选择编码脉冲电压增量△v，其中，△v＝△vm，m的取值为0至n-1的整数中的一个。

第二生成单元1504，用于根据编码脉冲电压增量△v生成脉冲电压编码cj，其中，j的取值为0至n-1的整数。

在本申请实施例一些可能的实现方式中，第二生成单元可以具体用于：

根据编码脉冲电压增量△v、第一函数f(x)的取值以及第二函数f(y)的取值生成脉冲电压编码cj，其中，cj＝v0+f(x)*(1+f(y))÷2*△v，第一函数f(x)的取值为1或者-1，第二函数f(y)的取值为1或者-1，j的取值为0至n-1的整数。

输出单元1505，用于按照时钟信号循环输出脉冲电压编码cj给脉冲电压信号生成电路以生成脉冲电压信号。

在本申请实施例一些可能的实现方式中，幅值选择信号的取值m保持不变，或者，幅值选择信号的取值m在每n个时钟信号的周期后随机变化一次。

在本申请实施例一些可能的实现方式中，当幅值选择信号的取值m在每n个时钟信号的周期后随机变化一次时，m的取值为0至n-1的整数中的一个，或者，m的取值为1至n-1的整数中的一个。

参见图16所示，本申请实施例中还提供一种生成脉冲电压信号的系统实施例，可以包括：可编程逻辑器件1601以及脉冲电压信号生成电路1602。

可编程逻辑器件可以为上述的生成脉冲电压信号的装置实施例。

脉冲电压信号生成电路可以包括高速数模转换器以及高速功率放大电路；或者，脉冲电压信号生成电路可以包括多路低速数模转换器、多路低速放大器、多路模拟开关电路以及单路高速功率放大电路。

这样，本申请实施例通过可编程逻辑器件获取所需的n种脉冲电压，产生n种脉冲电压增量，根据幅值选择信号的取值选择脉冲电压增量，生成脉冲电压编码输出给脉冲电压信号生成电路以生成脉冲电压信号，通过幅值选择信号取值的变化以及生成脉冲电压编码中参数的变化即可以控制所生成的脉冲电压信号的频率、幅值以及波形形状，从而通过脉冲电压编码输出幅值上下对称的能量均衡的信号或者幅值一定的周期性的信号给脉冲电压信号生成电路，使输入给脉冲电压信号生成电路的信号不存在直流分量波动，从而生成高质量的高速脉冲电压信号。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统或装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。