本发明涉及一种δ-σ调制器，更特别地，涉及一种用于在δ-σ调制器内改善动态组件匹配(dynamicelementmatching，dem)电路对组件失配进行整形的技术。
背景技术：
由于时钟速度受半导体工艺的限制，以及，模拟至数字转换器(analog-to-digitalconverter，adc)中需要更宽的带宽和更低的功耗，因此，模拟至数字转换器(adc)优选具有较低的过采样比(oversamplingratio，osr)。此外，在一些模拟至数字转换器(adc)设计中，多电平(multi-level)数字至模拟转换器(dac)被实现，以减少量化噪声，然而，使用多电平数字至模拟转换器(dac)会导致组件失配(elementmismatch)问题。为了改善组件失配问题，动态组件匹配(dem)电路位于数字至模拟转换器(dac)之前，以对数字至模拟转换器(dac)内的组件失配进行整形，进而减少失配误差。然而，当应用低过采样比(osr)时，动态组件匹配(dem)电路将变得不起作用。
技术实现要素：
有鉴于此，本发明的目的之一在于提供一种δ-σ调制器，以解决上述问题。
根据本发明的一些实施例，提供了一种δ-σ调制器，包括：接收电路、回路滤波器、量化器、动态组件匹配电路和数字至模拟转换器。接收电路用于接收反馈信号和输入信号，并通过将输入信号减去反馈信号来计算差值，以产生求和信号。回路滤波器耦接于接收电路，用于接收求和信号，并对求和信号进行滤波，以产生滤波求和信号。量化器耦接于回路滤波器，用于根据滤波求和信号产生数字输出信号。动态组件匹配电路耦接于量化器，用于接收数字输出信号，以产生整形数字输出信号，该整形数字输出信号用于对数字至模拟转换器内的组件失配进行整形。数字至模拟转换器耦接于动态组件匹配电路和接收电路，用于对整形数字输出信号执行数字至模拟转换操作，以产生反馈信号给接收电路；其中，量化器和动态组件匹配电路所使用的时钟信号具有不同的频率。
在上述技术方案中，量化器和动态组件匹配(dem)电路分别使用具有不同频率的时钟信号，可以有效地改善数字至模拟转换器(dac)内的组件失配。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例示出的连续时间δ-σ调制器的示意图；
图2根据本发明一实施例示出了一种用于产生具有不同频率的时钟信号给量化器、动态组件匹配(dem)电路和数字至模拟转换器(dac)的控制电路；
图3是根据本发明一实施例示出的离散时间δ-σ调制器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
请参考图1，图1是根据本发明一实施例示出的连续时间δ-σ调制器100的示意图。如图1所示，连续时间δ-σ调制器100包括接收电路(receivingcircuit)110、回路滤波器(loopfilter)120、量化器(quantizer)130、动态组件匹配(dem)电路140和数字至模拟转换器(dac)150。接收电路110接收输入信号vin和反馈信号vfb，并通过将输入信号vin减去反馈信号vfb来计算差值，以产生求和信号。回路滤波器120用于对求和信号进行滤波，以产生滤波求和信号。量化器130用于根据滤波求和信号产生数字输出信号dout。然后，动态组件匹配(dem)电路140用于接收数字输出信号dout，以产生整形数字输出信号dout’，其中，整形数字输出信号dout’用于对数字至模拟转换器(dac)内的组件失配进行整形。数字至模拟转换器(dac)150对整形数字输出信号dout’执行数字至模拟转换操作，以产生反馈信号vfb给接收电路110。
由于本发明的主题着重于连续时间δ-σ调制器100内时钟信号的使用，而量化器130、动态组件匹配(dem)电路140和数字至模拟转换器(dac)150的电路对于本领域技术人员来说是已知的，因此，这里省略连续时间δ-σ调制器100内的组件的详细电路结构。
在连续时间δ-σ调制器100中，量化器130所使用的时钟信号具有第一频率(采样频率)fs1，而动态组件匹配(dem)电路140和数字至模拟转换器(dac)150所使用的时钟信号具有第二频率(采样频率)fs2，其中，第二频率fs2大于第一频率fs1。在本实施例中，第二频率fs2为第一频率fs1的“a”倍，即fs1＝f1和fs2＝a*f1，其中，“a”可以是任意合适的整数，且a>1，诸如2,3或4。在本实施例中，通过给量化器130使用较慢的采样频率，可以减小回路滤波器120和量化器130的功耗；以及，通过给动态组件匹配(dem)电路140使用更快的采样频率，动态组件匹配(dem)电路140可以更频繁地产生整形数字输出信号dout’(即，动态组件匹配(dem)电路140的输出比特率比量化器130的输出比特率更快)，以提高对数字至模拟转换器(dac)内的组件失配进行整形的效率。因此，图1所示的实施例可以在考量功率消耗的同时保持动态组件匹配(dem)电路140对组件失配进行整形的效率。
第二频率fs2与第一频率fs1之间的比率“a”可以是可编程的或者是受处理器控制的。图2根据本发明一实施例示出了一种用于产生具有不同频率的时钟信号给量化器130、动态组件匹配(dem)电路140和数字至模拟转换器(dac)150的控制电路200。如图2所示，控制电路200包括多个分频器(在本实施例中，有两个分频器212和214，其除数均为“2”)和多个复用器(multiplexer)(在本实施例中，有两个复用器222和224，图2中简称为mux)。在控制电路200的操作中，分频器212对频率为“4*f1”的时钟信号进行分频，以产生频率为“2*f1”的时钟信号，分频器214对频率为“2*f1”的时钟信号进行分频，以产生频率为“f1”的时钟信号。然后，复用器222接收频率为“4*f1”、“2*f1”和“f1”的时钟信号，并根据控制信号vc1产生其中一个时钟信号(例如，频率为“f1”的时钟信号)给量化器130，以及，复用器224接收频率为“4*f1”、“2*f1”和“f1”的时钟信号，并根据控制信号vc2产生其中一个时钟信号(例如，频率为“2*f1”的时钟信号)给动态组件匹配(dem)电路140和数字至模拟转换器(dac)150。
请参考图3，图3是根据本发明一实施例示出的离散时间δ-σ调制器300的示意图。如图3所示，离散时间δ-σ调制器300包括接收电路310、回路滤波器320、量化器330、动态组件匹配(dem)电路340和数字至模拟转换器(dac)350，其中，回路滤波器320包括串联连接的多个放大级322_1-322_n。接收电路310接收输入信号vin和反馈信号vfb，并通过将输入信号vin减去反馈信号vfb来计算差值，以产生求和信号。回路滤波器320用于对求和信号进行滤波，以产生滤波求和信号。量化器330用于根据滤波求和信号产生数字输出信号dout。然后，动态组件匹配(dem)电路340用于接收数字输出信号dout，以产生整形数字输出信号dout’，其中，整形数字输出信号dout’用于对数字至模拟转换器(dac)内的组件失配进行整形。数字至模拟转换器(dac)350对整形数字输出信号dout’执行数字至模拟转换操作，以产生反馈信号vfb给接收电路310。
由于本发明的主题着重于离散时间δ-σ调制器300内时钟信号的使用，而量化器330、动态组件匹配(dem)电路340和数字至模拟转换器(dac)350的电路对于本领域技术人员来说应当是已知的，因此，这里省略连续时间δ-σ调制器300内的组件的详细电路结构。
在离散时间δ-σ调制器300中，量化器330所使用的时钟信号具有第一频率(采样频率)fs1，动态组件匹配(dem)电路340和数字至模拟转换器(dac)350所使用的时钟信号具有第二频率(采样频率)fs2，其中，第二频率fs2大于第一频率fs1。此外，回路滤波器320的多个级中至少第一级(322_1)使用具有第二频率fs2的时钟信号，以及，多个级中的其它级使用具有第一频率fs1的时钟信号。在一些实施例中，回路滤波器320的一部分放大级(例如，第一放大级322_1)使用具有第二频率fs2的时钟信号，而其它放大级(例如，位于第一放大级322_1之后的后续级322_2-322_n)使用具有第一频率fs1的时钟信号。在本实施例中，第二频率fs2为第一频率fs1的“a”倍，即fs1＝f1和fs2＝a*f1，其中，“a”可以是任意合适的整数，诸如2,3或4。在本实施例中，通过给量化器330使用较慢的采样频率，可以减小回路滤波器320和量化器330的功耗；以及，通过给动态组件匹配(dem)电路340使用更快的采样频率，动态组件匹配(dem)电路340可以更频繁地产生整形数字输出信号dout’(动态组件匹配(dem)电路340的输出比特率比量化器330的输出比特率更快)，以提高对数字至模拟转换器(dac)内的组件失配进行整形的效率。因此，图3所示的实施例可以在考量功率消耗的同时保持动态组件匹配(dem)电路340的效率。
离散时间δ-σ调制器300内的组件所使用的时钟信号可由图2所示的控制电路200产生。具体地，量化器330和回路滤波器320的放大级322_2-322_n可以使用由复用器222输出的时钟信号，而动态组件匹配(dem)电路340、数字至模拟转换器(dac)350和回路滤波器320的第一放大级322_1可以使用复用器224输出的时钟信号。
综上可见，本发明实施例提供了一种δ-σ调制器(δ-σadc)，在该δ-σ调制器中，动态组件匹配(dem)电路和量化器使用不同频率的时钟信号，特别地，动态组件匹配(dem)电路使用较高频率的时钟信号，而量化器仍使用相对较低频率的时钟信号，即动态组件匹配(dem)电路所使用的时钟信号的频率高于量化器所使用的时钟信号的频率，从而，即使应用低过采样比(osr)，本发明提供的技术方案仍能够有效地改善数字至模拟转换器(dac)内的组件失配，且不会恶化其它模块或调制器的性能。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。