一种服务器主板抗电磁干扰电路的制作方法

本发明属于服务器技术领域，尤其涉及一种服务器主板抗电磁干扰电路。

背景技术：

电磁骚扰((electromagneticcompatibility，emi)是一项严重并不断增长的环境污染形式，其影响小至广播接收时产生的让人厌烦的噼啪声，大至安全至关重要的控制系统崩溃而可能导致致命的事故，而辐射骚扰是电磁骚扰中最重要的干扰形式。

在服务器的主板中会使用大量的clock信号，经常会使用clockbuffer芯片，对晶振提供的clock进行扩容和增强。其通过一颗clockbuffer芯片，将1路50m的clock信号转为4路50mclock信号，但是由于每款产品的设计需要不同，常常出现转出的4路信号并不能完全使用，例如clk3没有被使用，该clk3线路上的电阻和电容没有上件，造成clockbuffer芯片的这一条clock输出线路悬空。

对clock信号中没有使用的clock输出线路进行悬空处理，工作信号断开，由于clock信号为高频信号，即使线路被断开，高频信号仍要形成从源端到终端完整的回路，悬空的pin脚或者高速线路，在电磁场的作用下，和地之间产生寄生电容来“连通”回路，此时悬空的pin脚或者高速线路类似于“天线效应”，返回电流路径变大，返回电流通过寄生参数向外围扩散，产生严重的emi问题。

同时，服务器主板背面离机箱壁很近，当高频杂讯电流借助等效电容，大量流入机箱壳体，当杂讯电流流到机箱缝隙时，会加大辐射效应，进一步导致严重的emi问题。

技术实现要素：

本发明的目的在于提供一种服务器主板抗电磁干扰电路，旨在解决现有技术中clockbuffer芯片悬空的pin脚或者高速线路类似于“天线效应”，返回电流路径变大，返回电流通过寄生参数向外围扩散，产生严重的emi，以及机箱侧壁与clockbuffer芯片产生串扰的问题。

本发明是这样实现的，一种服务器主板抗电磁干扰电路，所述服务器主板抗电磁干扰电路包括clockbuffer芯片，所述clockbuffer芯片设置在服务器主板的正面；

所述clockbuffer芯片设有管脚buf_in、管脚clko、管脚clk1、管脚clk2、管脚clk3、管脚gnd、管脚vdd和管脚oe；

所述管脚buf_in连接clock信号输入端，所述管脚clko、管脚clk1和管脚clk2分别对应连接至clock信号输出端，所述管脚clk3引出的clock信号输出线路处于悬空状态；

所述管脚clk3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻r。

作为一种改进的方案，所述管脚clk3与所述clock信号输出线路的悬空端之间设有第一电流节点，所述第一电流节点引出的线路上设有所述匹配电阻r，所述匹配电阻r的另一端接地。

作为一种改进的方案，所述管脚buf_in与所述clock信号输入端之间的线路上设有电阻r1。

作为一种改进的方案，所述管脚clk0与对应的clock信号输出端之间的线路上设有电阻r2；

所述电阻r2与所述管脚clko之间的线路上设有第二电流节点，所述第二电流节点引出的线路上设有电容c1,所述电容c1的另一端接地。

作为一种改进的方案，所述管脚clk1与对应的clock信号输出端之间的线路上设有电阻r3；

所述电阻r3与所述管脚clk1之间的线路上设有第三电流节点，所述第三电流节点引出的线路上设有电容c2,所述电容c2的另一端接地。

作为一种改进的方案，所述管脚clk2与对应的clock信号输出端之间的线路上设有电阻r4；

所述电阻r4与所述管脚clk2之间的线路上设有第四电流节点，所述第四电流节点引出的线路上设有电容c3,所述电容c3的另一端接地。

作为一种改进的方案，所述匹配电阻设置在靠近所述管脚clk3的位置。

作为一种改进的方案，所述返回通路的电流由clockbuffer芯片发出端流向匹配电阻，再经由地平面、然后返回clockbuffer芯片发出端。

作为一种改进的方案，所述匹配电阻的阻值为50欧姆。

在本发明实施例中，服务器主板抗电磁干扰电路包括clockbuffer芯片；所述clockbuffer芯片设有管脚buf_in、管脚clko、管脚clk1、管脚clk2、管脚clk3、管脚gnd、管脚vdd和管脚oe；所述管脚buf_in连接clock信号输入端，所述管脚clko、管脚clk1和管脚clk2分别对应连接至clock信号输出端，所述管脚clk3引出的clock信号输出线路处于悬空状态；所述管脚clk3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻r，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。

附图说明

图1是本发明提供的服务器主板抗电磁干扰电路的电路示意图；

图2是本发明提供的返回通路的示意图；

其中，1-第一电流节点，2-第二电流节点，3-第三电流节点，4-第四电流节点。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明提供的服务器主板抗电磁干扰电路的电路示意图，为了便于说明，图中仅给出了与本发明相关的部分。

服务器主板抗电磁干扰电路包括clockbuffer芯片，所述clockbuffer芯片设置在服务器主板的正面；

所述clockbuffer芯片设有管脚buf_in、管脚clko、管脚clk1、管脚clk2、管脚clk3、管脚gnd、管脚vdd和管脚oe；

所述管脚buf_in连接clock信号输入端，所述管脚clko、管脚clk1和管脚clk2分别对应连接至clock信号输出端，所述管脚clk3引出的clock信号输出线路处于悬空状态；

所述管脚clk3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻r。

其中，管脚clk3与所述clock信号输出线路的悬空端之间设有第一电流节点，所述第一电流节点引出的线路上设有所述匹配电阻r，所述匹配电阻r的另一端接地。

在该实施例中，将clockbuffer芯片设置在服务器主板正面，clockbuffer芯片和悬空线路形成杂讯电流将不容易通过等效电容，流到机箱壁上，大大降低了emi风险。

结合图1所示，各个管脚之间的线路连接关系为：

管脚buf_in与所述clock信号输入端之间的线路上设有电阻r1；

管脚clk0与对应的clock信号输出端之间的线路上设有电阻r2；

所述电阻r2与所述管脚clko之间的线路上设有第二电流节点，所述第二电流节点引出的线路上设有电容c1,所述电容c1的另一端接地；

管脚clk1与对应的clock信号输出端之间的线路上设有电阻r3；

所述电阻r3与所述管脚clk1之间的线路上设有第三电流节点，所述第三电流节点引出的线路上设有电容c2,所述电容c2的另一端接地；

管脚clk2与对应的clock信号输出端之间的线路上设有电阻r4；

所述电阻r4与所述管脚clk2之间的线路上设有第四电流节点，所述第四电流节点引出的线路上设有电容c3,所述电容c3的另一端接地。

在本发明实施例中，如图1所示，上述由管脚clk3引出的线路为悬空状态，在具体的电路上进行相应的类似“del_4u”的标记，在此不再赘述。

在本发明实施例中，匹配电阻设置在靠近所述管脚clk3的位置，这样设置的目的是：提高对杂讯电流的屏幕。

其中，上述匹配电阻与地面的接触方式为面接触，不能单孔接到下面的底层，接地平面整个呈现环形布置，进一步增强对杂讯源的屏蔽效果，同时可以提供回流路径。

在该实施例中，阻值选取传输线的阻抗值，降低emi的效果是最好的，匹配电阻设置为50欧姆，使用匹配电阻的理论依据是：当高速信号在传输线上传输时，如果遭遇阻抗不匹配，会引起部分信号能量反射，信号反射也是引起emi的一个重要原因。

在本发明实施例中，如图2所示，返回通路的电流由clockbuffer芯片发出端流向匹配电阻，再经由服务器主板地平面、然后返回clockbuffer芯片发出端。

在本发明实施例中，服务器主板抗电磁干扰电路包括clockbuffer芯片；所述clockbuffer芯片设有管脚buf_in、管脚clko、管脚clk1、管脚clk2、管脚clk3、管脚gnd、管脚vdd和管脚oe；所述管脚buf_in连接clock信号输入端，所述管脚clko、管脚clk1和管脚clk2分别对应连接至clock信号输出端，所述管脚clk3引出的clock信号输出线路处于悬空状态；所述管脚clk3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻r，从而解决了悬空clock线路引起的电磁干扰问题，降低了服务器产品电磁兼容认证风险，提高产品品质。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。