可弹性切换候选电容的取样保持放大器的制作方法

本发明涉及取样保持放大器，特别涉及一种可弹性切换候选电容的取样保持放大器。

背景技术：

传统的取样保持放大器中需要设置运算放大器，但取样保持放大器的整体效能或操作速度却往往受限于运算放大器的响应速度。众所周知，运算放大器内部的反馈电容充电或放电所需的时间长短对运算放大器的响应速度有很大影响。倘若不能有效改善运算放大器的响应速度，就难以提升取样保持放大器的整体效能或操作速度。

技术实现要素：

有鉴于此，如何有效改善取样保持放大器中的运算放大器的响应速度，实为有待解决的问题。

本说明书提供一种取样与保持放大器的实施例，其包含：一切换式电容网络，设置成对一输入信号进行取样与保持运行，以产生一第一信号；以及一运算放大器，耦接于该切换式电容网络，并包含多个候选电容，且该运算放大器设置成依据该第一信号产生一输出信号，并依据该输入信号的大小切换该多个候选电容的耦接方式，以使该多个候选电容在同一时间中只有一部分候选电容会被用来参与该输出信号的产生运行。

本说明书另提供一种取样与保持放大器的实施例，其包含：一切换式电容网络，设置成对一输入信号进行取样与保持运行，以产生一第一信号；以及一运算放大器，耦接于该切换式电容网络，并包含多个候选电容，且该运算放大器设置成依据该第一信号产生一输出信号，并依据该输入信号的大小切换该多个候选电容的耦接方式，以使该多个候选电容在同一时间中只有一部分候选电容会被用来参与该输出信号的产生运行；其中，该多个候选电容分成一第一电容组与一第二电容组，且当该第一电容组中的部分候选电容参与该输出信号的产生运行时，该第二电容组中的所有候选电容会分别被充电至具有不同的跨压值。

上述实施例的优点之一，是在运算放大器进行候选电容的选择前，运算放大器中的多个候选电容可被分别预先充电至具有不同的跨压值，借此可缩短之后被选定的电容所需的充电或放电时间。

上述实施例的另一优点，是采用前述多个候选电容的动态选择机制，等效上可缩短运算放大器的反馈电容所需的充电或放电时间，故能有效改善运算放大器的响应速度。

本发明的其他优点将搭配以下的说明和附图进行更详细的解说。

附图说明

图1为本发明一实施例的运算放大器简化后的功能方框图。

图2为图1中的电容选择电路的一实施例简化后的示意图。

图3为本发明第一实施例的流水线式模拟数字转换器简化后的功能方框图。

图4为图3的流水线式模拟数字转换器的一实施例简化后的局部功能方框图。

图5为本发明第二实施例的流水线式模拟数字转换器简化后的功能方框图。

图6为图5的流水线式模拟数字转换器的一实施例简化后的局部功能方框图。

图7为本发明一实施例的取样保持放大器简化后的功能方框图。

附图标记说明：

100运算放大器

102前级电路

110、120增益级

131、133、135、151、153、155候选电容

141-146、161-166、425-429、445-449、645-649开关

170电容选择电路

210-230比较器

240选择逻辑

300单通道流水线式模拟数字转换器

301-304、501-504电路级

305、505后端模拟数字转换器

306、506时序调整及误差校正电路

310、330、530模拟数字转换器

320、340、540乘法式数字模拟转换器

322、342、542取样与保持电路

324、344、544数字模拟转换器

326、346、546减法器

328、348、548运算放大器

420、440、640切换式电容网络

421、423、441、443、641、643电容

480输出开关

490输入开关

500双通道流水线式模拟数字转换器

700取样保持放大器

702切换式电容网络

710取样电容

720、730取样开关

740时序控制电路

具体实施方式

以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。

图1为本发明一实施例的运算放大器100简化后的功能方框图。运算放大器100包含第一增益级110、第二增益级120、多个候选电容、多个开关、以及电容选择电路170。

为了方便说明起见，图1中示出了候选电容131、133、与135(以下分别称之为第一至第三候选电容)、候选电容151、153、与155(以下分别称之为第四至第六候选电容)、开关141-146(以下分别称之为第一至第六开关)、以及开关161-166(以下分别称之为第七至第十二开关)作为示例性元件。

在运算放大器100中，第一增益级110设置成依据运算放大器100的前级电路102传来的第一信号n1产生第二信号n2。前述的前级电路102可用包含一或多个切换式电容网络的各种合适电路来实现。

第二增益级120耦接于第一增益级110，并设置成依据第二信号n2产生运算放大器100的输出信号vout。

如图所示，第一开关141耦接于第一候选电容131的第一端，用于将第一候选电容131选择性地耦接至第一预定电压vcm或第二增益级120的输入端。

第二开关142耦接于第一候选电容131的第二端，用于将第一候选电容131选择性地耦接至第一电压v1或第二增益级120的输出端。

第三开关143耦接于第二候选电容133的第一端，用于将第二候选电容133选择性地耦接至第一预定电压vcm或第二增益级120的输入端。

第四开关144耦接于第二候选电容133的第二端，用于将第二候选电容133选择性地耦接至第二电压v2或第二增益级120的输出端。

第五开关145耦接于第三候选电容135的第一端，用于将第三候选电容135选择性地耦接至第一预定电压vcm或第二增益级120的输入端。

第六开关146耦接于第三候选电容135的第二端，用于将第三候选电容135选择性地耦接至第三电压v3或第二增益级120的输出端。

第七开关161耦接于第四候选电容151的第一端，用于将第四候选电容151选择性地耦接至第一预定电压vcm或第二增益级120的输入端。

第八开关162耦接于第四候选电容151的第二端，用于将第四候选电容151选择性地耦接至第一电压v1或第二增益级120的输出端。

第九开关163耦接于第五候选电容153的第一端，用于将第五候选电容153选择性地耦接至第一预定电压vcm或第二增益级120的输入端。

第十开关164耦接于第五候选电容153的第二端，用于将第五候选电容153选择性地耦接至第二电压v2或第二增益级120的输出端。

第十一开关165耦接于第六候选电容155的第一端，用于将第六候选电容155选择性地耦接至第一预定电压vcm或第二增益级120的输入端。

第十二开关166耦接于第六候选电容155的第二端，用于将第六候选电容155选择性地耦接至第三电压v3或第二增益级120的输出端。

电容选择电路170耦接于前级电路102与第一至第十二开关141-146与161-166，并设置成依据前级电路102的输入信号vin的大小，控制第一至第十二开关141-146与161-166，以致使第一至第六候选电容131-135与151-155在同一时间中只有一部分候选电容会被耦接至第二增益级120。

由前述说明可知，输入信号vin是前级电路102的输入信号，而运算放大器100的输入信号则是第一信号n1。前级电路102的输入信号vin与运算放大器100的输出信号vout两者之间的大小关系，与第一增益级110与第二增益级120两者的增益值设计有关。

实作上，前述的第一至第三电压v1-v3可以是不同大小的电压，而前述的第一预定电压vcm可以是一固定电压，或是第二增益级120的共模电压(commonmodevoltage)。

请注意，图1中将第一增益级110与第二增益级120示出为单端式电路架构，只是为了简化图面复杂度，并非局限本发明的实际实施方式。实作上，运算放大器100中的第一增益级110与第二增益级120皆可用差分式电路架构来实现。

在运行时，电容选择电路170可同步切换特定候选电容两端的开关，以将该特定候选电容耦接到第二增益级120以参与输出信号vout的产生运行，或是将该特定候选电容耦接到对应的充电电压进行充电。

例如，当电容选择电路170控制第一开关141将第一候选电容131的第一端耦接至第二增益级120的输入端时，电容选择电路170会控制第二开关142将第一候选电容131的第二端耦接至第二增益级120的输出端。此时，第一候选电容131便可参与输出信号vout的产生运行。另一方面，当电容选择电路170控制第一开关141将第一候选电容131的第一端耦接至第一预定电压vcm时，电容选择电路170则会控制第二开关142将第一候选电容131的第二端耦接至第一电压v1。此时，第一候选电容131会被切换至充电模式并被充电至具有一预定跨压值(在本例中为第一电压v1与第一预定电压vcm之间的电压差值)。

又例如，当电容选择电路170控制第三开关143将第二候选电容133的第一端耦接至第二增益级120的输入端时，电容选择电路170会控制第四开关144将第二候选电容133的第二端耦接至第二增益级120的输出端。此时，第二候选电容133便可参与输出信号vout的产生运行。另一方面，当电容选择电路170控制第三开关143将第二候选电容133的第一端耦接至第一预定电压vcm时，电容选择电路170则会控制第四开关144将第二候选电容133的第二端耦接至第二电压v2。此时，第二候选电容133会被切换至充电模式并被充电至具有一预定跨压值(在本例中为第二电压v2与第一预定电压vcm之间的电压差值)。

又例如，当电容选择电路170控制第十一开关165将第六候选电容155的第一端耦接至第二增益级120的输入端时，电容选择电路170会控制第十二开关166将第六候选电容155的第二端耦接至第二增益级120的输出端。此时，第六候选电容155便可参与输出信号vout的产生运行。另一方面，当电容选择电路170控制第十一开关165将第六候选电容155的第一端耦接至第一预定电压vcm时，电容选择电路170则会控制第十二开关166将第六候选电容155的第二端耦接至第三电压v3。此时，第六候选电容155会被切换至充电模式并被充电至具有一预定跨压值(在本例中为第三电压v3与第一预定电压vcm之间的电压差值)。

电容选择电路170控制其他候选电容两端的开关的方式与前述范例相同，为简洁起见，在此不再赘述。

实作上，前述第一电压v1、第二电压v2、第三电压v3的大小并不相同，换言之，不同的候选电容充电后会具有不同的跨压。

运算放大器100中的每个候选电容皆可用一单一电容元件来实现，也可以用并联的两个或两个以上的电容元件组合来实现。另外，前述的第一至第十二开关141-146与161-166皆可用多个晶体管的组合来实现，也可以用多个晶体管搭配适当的逻辑门的组合来实现。

在某些实施例中，运算放大器100中的多个候选电容131-135与151-155可分成两个电容组轮流进行充电，而电容选择电路170则可轮流从两个电容组中挑选要参与输出信号vout的产生运行的选定电容，并将选定电容耦接至第二增益级120。

例如，在一实施例中，可将图1中的第一至第三候选电容131-135设置为第一电容组，并将第四至第六候选电容151-155设置为第二电容组。在运行时，当电容选择电路170选择其中一个电容组中的部分候选电容作为选定电容以参与输出信号vout的产生运行时，电容选择电路170可控制另一个电容组的相应开关，以使另一个电容组中的所有候选电容一起被切换至充电模式并分别被充电至具有不同的跨压值。

例如，当电容选择电路170控制相关开关将第一电容组(在本例中为第一至第三候选电容131-135)中的局部候选电容耦接至第二增益级120时，电容选择电路170可控制第二电容组(在本例中为第四至第六候选电容151-155)的对应开关161-166，将第四至第六候选电容151-155切换至充电模式，使得第四至第六候选电容151-155一起充电，并分别被充电至具有不同的跨压值。

又例如，当电容选择电路170控制相关开关将第二电容组(在本例中为第四至第六候选电容151-155)中的局部候选电容耦接至第二增益级120时，电容选择电路170可控制第一电容组(在本例中为第一至第三候选电容131-135)的对应开关141-146，将第一至第三候选电容131-135切换至充电模式，使得第一至第三候选电容131-135一起充电，并分别被充电至具有不同的跨压值。

因此，电容选择电路170可于一第一操作时段t1中从前述第一电容组中选出部分候选电容做为要耦接至第二增益级120的选定电容，并在第一操作时段t1中将前述第二电容组中的所有候选电容(亦即，第四至第六候选电容151-155)一起切换至充电模式进行充电。

在第一操作时段t1之后的一第二操作时段t2中，电容选择电路170可改从已完成充电的前述第二电容组中选出部分候选电容做为要耦接至第二增益级120的选定电容，并在第二操作时段t2中将前述第一电容组中的所有候选电容(亦即，第一至第三候选电容131-135)一起切换至充电模式进行充电。

接下来，在第二操作时段t2之后的一第三操作时段t3中，电容选择电路170可改选择已完成充电的第一至第三候选电容131-135中的部分候选电容做为要耦接至第二增益级120的选定电容，并在第三操作时段t3中将第四至第六候选电容151-155切换至充电模式一起进行充电。

在后续的操作时段中，电容选择电路170可反复进行前述对多个候选电容进行分组轮流充电，并从已充电完成的电容组中挑选合适选定电容的运行模式。

实作上，电容选择电路170在前述的每个操作时段中，可从已预先充电的电容组(prechargedcapacitorgroup)中挑选具有可减少被耦接到第二增益级120后所需的充电或放电时间的适当跨压的部分候选电容做为选定电容，并切换相关的开关使得前述第一至第六候选电容131-135与151-155在同一时间中只有选定电容被耦接至第二增益级120。

例如，图2为电容选择电路170的一实施例简化后的示意图。在图2的实施例中，电容选择电路170包含有多个比较器(例如，图中示出的示例性比较器210、220、与230)，以及选择逻辑240。

在电容选择电路170中，每个比较器设置成将前级电路102的输入信号vin与一对应参考信号进行比较。例如，第一比较器210设置成将输入信号vin与第一参考信号vref_1进行比较，以产生一第一比较信号c1。第二比较器220设置成将输入信号vin与第二参考信号vref_2进行比较，以产生一第二比较信号c2。第三比较器230设置成将输入信号vin与第三参考信号vref_n进行比较，以产生一第三比较信号cn，其余依此类推。在一实施例中，前述第三参考信号vref_n的信号值大于第二参考信号vref_2的信号值，且第二参考信号vref_2的信号值大于第一参考信号vref_1的信号值。

选择逻辑240耦接于前述的多个比较器210-230，并设置成依据比较器210-230的比较结果，从已预先充电的电容组中选出具有适当跨压的部分候选电容做为选定电容。此外，选择逻辑240还会产生用于控制第一至第六开关141-146的多个控制信号，以设置所有候选电容的耦接方式，使得前述第一至第六候选电容131-135与151-155在同一时间中只有选定电容会被耦接至第二增益级120，而其他的候选电容则都不会被耦接至第二增益级120。换言之，只有选定电容会参与第二增益级120产生下一次输出信号vout的运行过程，其他的候选电容则都不会参与下一次输出信号vout的产生运行。

只要适当地设置前述多个参考信号vref_1-vref_n的信号值，选择逻辑240便可根据比较器210-230输出的多个比较信号c1-cn，判断出输入信号vin的信号值大小范围。

例如，倘若第一比较信号c1显示输入信号vin的信号值大于第一参考信号vref_1的信号值、第二比较信号c2显示输入信号vin的信号值小于第二参考信号vref_2的信号值、且第三比较信号cn显示输入信号vin的信号值小于第三参考信号vref_n的信号值，则选择逻辑240可据以判定输入信号vin的大小，介于第一参考信号vref_1与第二参考信号vref_2两者之间。

又例如，倘若第一比较信号c1显示输入信号vin的信号值大于第一参考信号vref_1的信号值、第二比较信号c2显示输入信号vin的信号值大于第二参考信号vref_2的信号值、且第三比较信号cn显示输入信号vin的信号值小于第三参考信号vref_n的信号值，则选择逻辑240可据以判定输入信号vin的大小，介于第二参考信号vref_2与第三参考信号vref_n两者之间。

由于前述的第一电压v1、第二电压v2、第三电压v3、与第一预定电压vcm的大小在电路设计时都是给定值(givenvalue)，所以每个候选电容经过预先充电后的跨压也都是给定值。

如前所述，输入信号vin与输出信号vout两者之间的大小关系，主要取决于第一增益级110与第二增益级120两者的增益值。因此，在电路设计时，可根据输出信号vout的理想大小与候选电容的最适跨压值之间的匹配关系，推导出输入信号vin的大小与候选电容的最适跨压值之间的对映关系。实作上，选择逻辑240可利用各种逻辑门的组合来实现，且选择逻辑240的实际实施方式可以根据输入信号vin的大小与候选电容的理想跨压值之间的对映关系来做适当设计，使选择逻辑240得以从多个候选电容中选出具有适当跨压值的选定电容，以减少选定电容被耦接到第二增益级120后所需的充电或放电时间。

例如，在一实施例中，可将选择逻辑240的运行逻辑设计成在输入信号vin小于第一参考信号vref_1时，选择跨压接近第一电压v1与第一预定电压vcm的电压差值的候选电容做为选定电容；在输入信号vin介于第一参考信号vref_1与第二参考信号vref_2之间时，选择跨压接近第二电压v2与第一预定电压vcm的电压差值的候选电容做为选定电容；并在输入信号vin介于第二参考信号vref_2与第三参考信号vref_n之间时，选择跨压接近第三电压v3与第一预定电压vcm的电压差值的候选电容做为选定电容。

又例如，在另一实施例中，可将选择逻辑240的运行逻辑设计成在输入信号vin介于第一参考信号vref_1与第二参考信号vref_2之间时，选择跨压接近第一电压v1与第一预定电压vcm的电压差值的候选电容做为选定电容；在输入信号vin介于第二参考信号vref_2与第三参考信号vref_n之间时，选择跨压接近第二电压v2与第一预定电压vcm的电压差值的候选电容做为选定电容；并在输入信号vin大于第三参考信号vref_n时，选择跨压接近第三电压v3与第一预定电压vcm的电压差值的候选电容做为选定电容。

如前所述，前述的第一电容组与第二电容组可轮流进行充电。选择逻辑240于每个操作时段中可依据前述挑选原则，从已充电完成的电容组中挑选出具有适当跨压值的候选电容做为要耦接至第二增益级120的选定电容。

例如，在前述的第一操作时段t1中，选择逻辑240可依据比较器210-230当时的比较结果，从第一电容组(在本例中为第一至第三候选电容131-135)中选出具有能够减少后续所需的充电或放电时间的适当跨压值的部分候选电容，做为要耦接至第二增益级120的选定电容，并产生用于控制第一至第六开关141-146的多个控制信号，以将选定电容耦接至第二增益级120。在第一操作时段t1中，选择逻辑240还会产生用于控制第七至第十二开关161-166的多个控制信号，以将第二电容组(在本例中为第四至第六候选电容151-155)中的候选电容都切换至充电模式，而不与第二增益级120耦接。

在之后的第二操作时段t2中，选择逻辑240则可依据比较器210-230当时的比较结果，改从已完成充电的第二电容组中选出具有能够减少后续所需的充电或放电时间的适当跨压值的部分候选电容，做为要耦接至第二增益级120的选定电容，并产生用于控制第七至第十二开关161-166的多个控制信号，以将选定电容耦接至第二增益级120。在第二操作时段t2中，选择逻辑240还会产生用于控制第一至第六开关141-146的多个控制信号，以将第一电容组中的候选电容都切换至充电模式，而不与第二增益级120耦接。

在后续的操作时段中，选择逻辑240可依据比较器210-230当时的比较结果，从已充电完成的电容组中重新挑选合适的候选电容做为选定电容。

因此，在电容选择电路170从第一电容组(在本例中为第一至第三候选电容131-135)中挑选要耦接至第二增益级120的合适候选电容之前，第一至第三候选电容131-135便已分别被预先充电至具有不同的跨压值。同样地，在电容选择电路170从第二电容组(在本例中为第四至第六候选电容151-155)中挑选要耦接至第二增益级120的合适候选电容之前，第四至第六候选电容151-155便已分别被预先充电至具有不同的跨压值。

由前述说明可知，在每个操作时段被电容选择电路170耦接至第二增益级120的选定电容，已被预先充电至具有适当跨压值。因此，选定电容被耦接至第二增益级120之后所需要的充电或放电时间便可大幅缩短。如此一来，便能有效提升运算放大器100的响应速度，进而改善使用运算放大器100的电路的整体运行效能或操作速度。

另外，采用前述将多个候选电容131-135与151-155分组轮流充电及轮流提供要被耦接至第二增益级120的反馈电容的机制，可更加缩短选定电容被耦接到第二增益级120之后所需的充电或放电时间，故能进一步加快运算放大器100的响应速度，并进一步提升使用运算放大器100的电路的整体运行效能或操作速度。

在实际应用上，还可将前述运算放大器100交替地与两个不同的电路轮流搭配运行，以便同一个运算放大器100能让两个不同的电路所共用，进而减少整体电路的面积。

例如，可将运算放大器100应用在各类流水线式模拟数字转换器(pipelinedanalog-to-digitalconverter，pipelinedadc)中，并让两个不同的电路级所共用。

请参考图3，其所示出为本发明一第一实施例的流水线式模拟数字转换器300简化后的功能方框图。图4为流水线式模拟数字转换器300的一实施例简化后的局部功能方框图。

流水线式模拟数字转换器300用于将一模拟输入信号sin转换成一数字输出信号dout，且包含多个接续的电路级(例如，图3中所示出的示例性电路级301-304)、一后端模拟数字转换器305、以及一时序调整及误差校正电路306。在图3的实施例中，流水线式模拟数字转换器300属于单通道流水线式模拟数字转换器。

流水线式模拟数字转换器300中的电路级301-304都具有类似的电路架构。为了方便说明起见，以下仅用属于第n级的电路级302以及属于第n+1级的电路级303为例来加以说明。

如图3所示，电路级302包含一第一模拟数字转换器310以及一第一乘法式数字模拟转换器320。第一模拟数字转换器310用于对电路级302的输入信号(在此称为第一输入信号vin_1)进行一模拟至数字转换处理。第一乘法式数字模拟转换器320用于依据第一模拟数字转换器310产生的一数字值，对第一输入信号vin_1进行一数字至模拟转换处理，以产生并传递一模拟信号vin_2至下一个电路级303。

第一乘法式数字模拟转换器320包含一第一取样与保持电路322、一第一数字模拟转换器324、一第一减法器326、以及一第一运算放大器328。

第一取样与保持电路322设置成对第一输入信号vin_1进行取样与保持运行。第一数字模拟转换器324设置成对第一模拟数字转换器310产生的数字值进行一数字至模拟转换处理，以产生与第一输入信号vin_1相应的一第一模拟信号。第一取样与保持电路322与第一数字模拟转换器324两者的输出经过第一减法器326的处理后，会形成一第一相减信号s1。第一运算放大器328则会放大第一相减信号s1，以产生模拟信号vin_2。

相仿地，电路级303包含一第二模拟数字转换器330以及一第二乘法式数字模拟转换器340。第二模拟数字转换器330用于对电路级303的输入信号(亦即前述的模拟信号vin_2，在此称为第二输入信号vin_2)进行一模拟至数字转换处理。第二乘法式数字模拟转换器340用于依据第二模拟数字转换器330产生的一数字值，对第二输入信号vin_2进行一数字至模拟转换处理，以产生并传递一模拟信号至下一个电路级。

第二乘法式数字模拟转换器340包含一第二取样与保持电路342、一第二数字模拟转换器344、一第二减法器346、以及一第二运算放大器348。

第二取样与保持电路342设置成对第二输入信号vin_2进行取样与保持运行。第二数字模拟转换器344设置成对第二模拟数字转换器330产生的数字值进行一数字至模拟转换处理，以产生与第二输入信号vin_2相应的一第二模拟信号。第二取样与保持电路342与第二数字模拟转换器344两者的输出经过第二减法器346的处理后，会形成一第二相减信号s2。第二运算放大器348则会放大第二相减信号s2，以产生要传递至下一个电路级的模拟信号。

流水线式模拟数字转换器300中的其他电路级301与304的电路架构与运行方式都与前述的电路级302与303相同，因此，前述有关电路级302与303的电路架构描述，亦适用于其他的电路级301与304。

每个电路级所产生的数字值都会传送至时序调整及误差校正电路306。除此之外，后端模拟数字转换器305会将其前一个电路级304传来的模拟信号转换成一数字值，并传送至时序调整及误差校正电路306。

根据所有电路级与后端模拟数字转换器305传来的多个数字值，时序调整及误差校正电路306会进行时序调整级误差校正运行，以产生与模拟输入信号sin相对应的数字输出信号dout。

由前述说明可知，流水线式模拟数字转换器300的每个电路级中都需要利用运算放大器来放大相关信号。

在运行时，每个电路级中的运算放大器并不需要一直进行信号放大运行。例如，当第n级的电路级302中的第一运算放大器328在进行信号放大运行时，第n+1级的电路级303中的第二运算放大器348会因第二取样与保持电路342正在进行取样运行而无需进行信号放大运行。又例如，当第n+1级的电路级303中的第二运算放大器348在进行信号放大运行时，第n级的电路级302中的第一运算放大器328会因第一取样与保持电路322正在进行取样运行而无需进行信号放大运行。

因此，在流水线式模拟数字转换器300中，一个奇数级的电路级可以跟另一个偶数级的电路级共用同一个前述的运算放大器100。

例如，图4为图3的流水线式模拟数字转换器300的一实施例简化后的局部功能方框图。

图4中的第一切换式电容网络420设置成对前述的第一输入信号vin_1进行取样与保持运行，可用来实现前述电路级302中的第一取样与保持电路322的功能。图4中的第二切换式电容网络440则设置成对第二输入信号vin_2进行取样与保持运行，可用来实现前述电路级303中的第二取样与保持电路342的功能。

在图4的实施例中，第一切换式电容网络420包含一第一电容421、一第二电容423、一第十三开关425、一第十四开关427、以及一第十五开关429。第二切换式电容网络440则包含一第三电容441、一第四电容443、一第十六开关445、一第十七开关447、以及一第十八开关449。前述的第十三开关425、第十四开关427、第十五开关429、第十六开关445、第十七开关447、以及第十八开关449的切换运行，可由时序调整及误差校正电路306或流水线式模拟数字转换器300中的其他时序控制电路(未示出)来进行控制。

在第一切换式电容网络420中，第十三开关425耦接于第一电容421的第一端，用于将第一电容421选择性地耦接至电路级302的输入信号(在本例中为第一输入信号vin_1)或运算放大器100的输出信号vout。第十四开关427耦接于第二电容423的第一端，用于将第二电容423选择性地耦接至第一输入信号vin_1或一预定电压vr1。第十五开关429耦接于第一电容421的第二端与第二电容423的第二端，用于将第一电容421与第二电容423一起选择性地耦接至第一减法器326或另一预定电压vcmi。实作上，预定电压vr1可以是一固定电压，或是第一数字模拟转换器324的共模电压，而预定电压vcmi可以是一固定电压，或是第一切换式电容网络420的共模电压。

在第二切换式电容网络440中，第十六开关445耦接于第三电容441的第一端，用于将第三电容441选择性地耦接至电路级303的输入信号(在本例中为第二输入信号vin_2)或运算放大器100的输出信号vout。第十七开关447耦接于第四电容443的第一端，用于将第四电容443选择性地耦接至第二输入信号vin_2或一预定电压vr2。第十八开关449耦接于第三电容441的第二端与第四电容443的第二端，用于将第三电容441与第四电容443一起选择性地耦接至第二减法器346或预定电压vcmi。实作上，预定电压vr2可以是一固定电压，或是第二数字模拟转换器344的共模电压。

实作上，前述的开关425、427、429、445、447、与449皆可用多个晶体管的组合来实现，也可以用多个晶体管搭配适当的逻辑门的组合来实现。

图4中的功能方块324、326、344、与346的运行方式则分别与前述图3中的对应功能方块相同。

请注意，在图4的流水线式模拟数字转换器300中，前述图3中的第一运算放大器328与第二运算放大器348两者的功能是利用同一个运算放大器100来实现。具体而言，运算放大器100在不同的操作时段会分别扮演图3中的第一运算放大器328与第二运算放大器348两者的角色。

例如，当图4中的运算放大器100要实现图3中的第一运算放大器328的功能时，运算放大器100可利用第一相减信号s1做为第一信号n1，并利用第一输入信号vin_1做输入信号vin。相仿地，当图4中的运算放大器100要实现图3中的第二运算放大器348的功能时，运算放大器100可利用第二相减信号s2做为第一信号n1，并利用第二输入信号vin_2做输入信号vin。

在一实施例中，如图4所示，可在流水线式模拟数字转换器300中设置耦接于第一减法器326、第二减法器346、与第一增益级110的一输出开关480，以及耦接于电容选择电路170的一输入开关490。输出开关480可设置成选择性输出第一相减信号s1或第二相减信号s2至第一增益级110以做为前述的第一信号n1。输入开关490可设置成选择性输出第一输入信号vin_1或第二输入信号vin_2至电容选择电路170以做为前述的输入信号vin。

与图1的实施例相同，运算放大器100会依据第一信号n1产生输出信号vout，并依据输入信号vin的大小切换多个候选电容131-135与151-155的耦接方式，以使前述的多个候选电容131-135与151-155在同一时间中只有一部分候选电容会被用来参与输出信号vout的产生运行。

在运行时，运算放大器100可以轮流扮演图3中的第一运算放大器328与第二运算放大器348两者的角色。例如，运算放大器100可以在电路级302需要对第一相减信号s1进行放大运行的一特定操作时段(例如，前述的第一操作时段t1)中，扮演图3中的第一运算放大器328的角色。之后，在电路级303需要对第二相减信号s2进行放大运行的下一个操作时段(例如，前述的第二操作时段t2)中，运算放大器100又可以改扮演图3中的第二运算放大器348的角色。

在前述运算放大器100需要对电路级302中的第一相减信号s1进行放大运行的第一操作时段t1中，时序调整及误差校正电路306(或其他时序控制电路)可控制第十三开关425将第一电容421的第一端耦接至运算放大器100的输出信号vout，并同步控制第十四开关427将第二电容423的第一端耦接至预定电压vr1，且同步控制第十五开关429将第一电容421的第二端与第二电容423的第二端一起耦接至第一减法器326。在第一操作时段t1中，时序调整及误差校正电路306(或其他时序控制电路)可控制第十六开关445将第三电容441的第一端耦接至第二输入信号vin_2，并同步控制第十七开关447将第四电容443的第一端耦接至第二输入信号vin_2，且同步控制第十八开关449将第三电容441的第二端与第四电容443的第二端一起耦接至预定电压vcmi。此时，时序调整及误差校正电路306(或其他时序控制电路)可控制输出开关480输出第一相减信号s1至第一增益级110，并控制输入开关490输出第一输入信号vin_1至电容选择电路170。

之后，在前述运算放大器100需要对电路级303中的第二相减信号s2进行放大运行的第二操作时段t2中，时序调整及误差校正电路306(或其他时序控制电路)可控制第十三开关425将第一电容421的第一端耦接至第一输入信号vin_1，并同步控制第十四开关427将第二电容423的第一端耦接至第一输入信号vin_1，且同步控制第十五开关429将第一电容421的第二端与第二电容423的第二端一起耦接至预定电压vcmi。在第二操作时段t2中，时序调整及误差校正电路306(或其他时序控制电路)可控制第十六开关445将第三电容441的第一端耦接至运算放大器100的输出信号vout，并同步控制第十七开关447将第四电容443的第一端耦接至预定电压vr2，且同步控制第十八开关449将第三电容441的第二端与第四电容443的第二端一起耦接至第二减法器346。此时，时序调整及误差校正电路306(或其他时序控制电路)可控制输出开关480输出第二相减信号s2至第一增益级110，并控制输入开关490输出第二输入信号vin_2至电容选择电路170。

如此一来，运算放大器100在第一操作时段t1中只会对电路级302中的第一相减信号s1进行放大运行，而在第二操作时段t2中只会对电路级303中的第二相减信号s2进行放大运行。

只要时序调整及误差校正电路306(或其他时序控制电路)适当地设置前述开关425、427、429、445、447、449、480、与490的切换时序，运算放大器100便能轮流与流水线式模拟数字转换器300的不同电路级中的其他电路搭配运行，使得不同的电路级得以共用同一个运算放大器100。

由前述说明可知，图4中的功能方块420、440、324、326、344、与346的组合，相当于是前述图1中的前级电路102的实施例之一。

在每个操作时段被耦接至第二增益级120的选定电容，已被预先充电至具有适当跨压值。因此，选定电容被耦接至第二增益级120之后所需要的充电或放电时间便可大幅缩短。如此一来，便能有效提升运算放大器100的响应速度，进而改善流水线式模拟数字转换器300的整体运行效能或操作速度。

另外，采用前述将多个候选电容131-135与151-155分组轮流充电及轮流提供要被耦接至第二增益级120的反馈电容的机制，可更加缩短选定电容被耦接到第二增益级120之后所需的充电或放电时间，故能进一步加快运算放大器100的响应速度，并进一步提升流水线式模拟数字转换器300的整体运行效能或操作速度。

前述有关图1中的运算放大器100的元件连接关系、实施方式、运行方式、以及相关优点等说明，亦适用于图4的实施例。为简洁起见，在此不重复叙述。

由于同一个运算放大器100可交替地与两个不同的电路级302与303中的其他电路元件轮流搭配运行，所以两个不同电路级302与303在运行时只需共用同一个运算放大器100即可。如此一来，将可大幅减少流水线式模拟数字转换器300中所需设置的运算放大器的数量，因而减少流水线式模拟数字转换器300的整体电路面积。

请注意，在前述实施例中，共用同一个运算放大器100的电路级302与303是同一通道中的两个相邻电路级，但这是一示范例，而非局限本发明的实际实施方式。实作上，要共用同一个运算放大器100的两个电路级并不局限为是两个相邻电路级。

请参考图5，其所示出为本发明一第二实施例的流水线式模拟数字转换器500简化后的功能方框图。图6为流水线式模拟数字转换器500的一实施例简化后的局部功能方框图。

流水线式模拟数字转换器500是双通道流水线式模拟数字转换器，可将模拟输入信号sin转换成两个数字输出信号dout1与dout2。

流水线式模拟数字转换器500除了前述属于同一通道的多个电路级301-304、后端模拟数字转换器305、以及时序调整及误差校正电路306之外，还包含了属于另一个通道的多个接续电路级(例如，图5中所示出的示例性电路级501-504)、一后端模拟数字转换器505、以及一时序调整及误差校正电路506。

流水线式模拟数字转换器500的两个通道的电路架构都相同，只是两个通道中的电路运行时序有所不同。流水线式模拟数字转换器500中的电路级301-304与501-504的电路架构与运行方式，都与前述的电路级302与303相同。例如，第二通道的第n级(亦即，电路级502)包含有一第二模拟数字转换器530以及一第二乘法式数字模拟转换器540。第二模拟数字转换器530用于对电路级502的输入信号(在此称为第二输入信号vin_2)进行一模拟至数字转换处理。第二乘法式数字模拟转换器540用于依据第二模拟数字转换器530产生的一数字值，对第二输入信号vin_2进行一数字至模拟转换处理，以产生并传递一模拟信号至下一个电路级。

与前述的第二乘法式数字模拟转换器340相同，第二乘法式数字模拟转换器540包含一第二取样与保持电路542、一第二数字模拟转换器544、一第二减法器546、以及一第二运算放大器548。第二取样与保持电路542设置成对第二输入信号vin_2进行取样与保持运行。第二数字模拟转换器544设置成对第二模拟数字转换器530产生的数字值进行一数字至模拟转换处理，以产生一第二模拟信号。第二取样与保持电路542与第二数字模拟转换器544两者的输出经过第二减法器546的处理后，会形成一第二相减信号s2。第二运算放大器548则会放大第二相减信号s2，以产生要传递至下一个电路级的模拟信号。

前述有关电路级302与303的电路架构描述，亦适用于图5中的电路级301-304与501-504。

与前述图3的实施例相同，流水线式模拟数字转换器500的每个电路级中都需要利用运算放大器来放大相关信号，但每个电路级中的运算放大器并不需要一直进行信号放大运行。

例如，当第一通道的第n级(亦即，电路级302)中的第一运算放大器328在进行信号放大运行时，第二通道的第n级(亦即，电路级502)中的第二运算放大器548会因第二取样与保持电路542正在进行取样运行而无需进行信号放大运行。又例如，当电路级502中的第二运算放大器548在进行信号放大运行时，电路级302中的第一运算放大器328会因第一取样与保持电路322正在进行取样运行而无需进行信号放大运行。

因此，在流水线式模拟数字转换器500中，第一通道中的一个奇数级电路，可以跟第二通道中的某一个奇数级电路共用同一个运算放大器100。相仿地，第一通道中的一个偶数级电路，也可以跟第二通道中的某一个偶数级电路共用同一个运算放大器100。

例如，图6为图5的流水线式模拟数字转换器500的一实施例简化后的局部功能方框图。

图6中的第二切换式电容网络640设置成对第二输入信号vin_2进行取样与保持运行，可用来实现前述电路级502中的第二取样与保持电路542的功能。

在第二切换式电容网络640中，第十六开关645耦接于第三电容641的第一端，用于将第三电容641选择性地耦接至电路级502的输入信号(在本例中为第二输入信号vin_2)或运算放大器100的输出信号vout。第十七开关647耦接于第四电容643的第一端，用于将第四电容643选择性地耦接至第二输入信号vin_2或预定电压vr2。第十八开关649耦接于第三电容641的第二端与第四电容643的第二端，用于将第三电容641与第四电容643一起选择性地耦接至第二减法器546或预定电压vcmi。前述的第十六开关645、第十七开关647、以及第十八开关649的切换运行，可由时序调整及误差校正电路506或流水线式模拟数字转换器500中的其他时序控制电路(未示出)来进行控制。实作上，预定电压vr2可以是一固定电压，或是第二数字模拟转换器544的共模电压。

实作上，前述的开关645、647、与649皆可用多个晶体管的组合来实现，也可以用多个晶体管搭配适当的逻辑门的组合来实现。

请注意，在图6的流水线式模拟数字转换器500中，前述图5中的第一运算放大器328与第二运算放大器548两者的功能是利用同一个运算放大器100来实现。具体而言，运算放大器100在不同的操作时段会分别扮演图5中的第一运算放大器328与第二运算放大器548两者的角色。

例如，当图6中的运算放大器100要实现图5中的第一运算放大器328的功能时，运算放大器100可利用第一相减信号s1做为第一信号n1，并利用第一输入信号vin_1做输入信号vin。相仿地，当图6中的运算放大器100要实现图5中的第二运算放大器548的功能时，运算放大器100可利用第二相减信号s2做为第一信号n1，并利用第二输入信号vin_2做输入信号vin。

与图4的实施例相同，输出开关480可设置成选择性输出第一相减信号s1或第二相减信号s2至第一增益级110以做为前述的第一信号n1。输入开关490可设置成选择性输出第一输入信号vin_1或第二输入信号vin_2至电容选择电路170以做为前述的输入信号vin。在本实施例中，当输出开关480输出第一相减信号s1至第一增益级110时，输入开关490会输出第一输入信号vin_1至电容选择电路170，而当输出开关480输出第二相减信号s2至第一增益级110时，输入开关490会输出第二输入信号vin_2至电容选择电路170。

图6中的功能方块420、324、326、544、与546的架构与运行方式，都与前述图4中的对应功能方块相同。

与图1的实施例相同，运算放大器100会依据第一信号n1产生输出信号vout，并依据输入信号vin的大小切换多个候选电容131-135与151-155的耦接方式，以使前述的多个候选电容131-135与151-155在同一时间中只有一部分候选电容会被用来参与输出信号vout的产生运行。

在运行时，运算放大器100可以轮流扮演图5中的第一运算放大器328与第二运算放大器548两者的角色。例如，运算放大器100可以在电路级302需要对第一相减信号s1进行放大运行的一特定操作时段(例如，前述的第一操作时段t1)中，扮演图5中的第一运算放大器328的角色。之后，在电路级502需要对第二相减信号s2进行放大运行的下一个操作时段(例如，前述的第二操作时段t2)中，运算放大器100又可以改扮演图5中的第二运算放大器548的角色。

在前述运算放大器100需要对电路级302中的第一相减信号s1进行放大运行的第一操作时段t1中，时序调整及误差校正电路306(或其他时序控制电路)可控制第十三开关425将第一电容421的第一端耦接至运算放大器100的输出信号vout，并同步控制第十四开关427将第二电容423的第一端耦接至预定电压vr1，且同步控制第十五开关429将第一电容421的第二端与第二电容423的第二端一起耦接至第一减法器326。在第一操作时段t1中，时序调整及误差校正电路506(或其他时序控制电路)可控制第十六开关645将第三电容641的第一端耦接至第二输入信号vin_2，并同步控制第十七开关647将第四电容643的第一端耦接至第二输入信号vin_2，且同步控制第十八开关649将第三电容641的第二端与第四电容643的第二端一起耦接至预定电压vcmi。此时，时序调整及误差校正电路306、506、或其他时序控制电路可控制输出开关480输出第一相减信号s1至第一增益级110，并控制输入开关490输出第一输入信号vin_1至电容选择电路170。

之后，在前述运算放大器100需要对电路级502中的第二相减信号s2进行放大运行的第二操作时段t2中，时序调整及误差校正电路306(或其他时序控制电路)可控制第十三开关425将第一电容421的第一端耦接至第一输入信号vin_1，并同步控制第十四开关427将第二电容423的第一端耦接至第一输入信号vin_1，且同步控制第十五开关429将第一电容421的第二端与第二电容423的第二端一起耦接至预定电压vcmi。在第二操作时段t2中，时序调整及误差校正电路506(或其他时序控制电路)可控制第十六开关645将第三电容641的第一端耦接至运算放大器100的输出信号vout，并同步控制第十七开关647将第四电容643的第一端耦接至预定电压vr2，且同步控制第十八开关649将第三电容641的第二端与第四电容643的第二端一起耦接至第二减法器546。此时，时序调整及误差校正电路306、506、或其他时序控制电路可控制输出开关480输出第二相减信号s2至第一增益级110，并控制输入开关490输出第二输入信号vin_2至电容选择电路170。

如此一来，运算放大器100在第一操作时段t1中只会对电路级302中的第一相减信号s1进行放大运行，而在第二操作时段t2中只会对电路级502中的第二相减信号s2进行放大运行。

只要时序调整及误差校正电路306、506、或其他时序控制电路适当地设置前述开关425、427、429、645、647、649、480、与490的切换时序，运算放大器100便能轮流与流水线式模拟数字转换器500的不同电路级中的其他电路搭配运行，使得不同的电路级得以共用同一个运算放大器100。

由前述说明可知，图6中的功能方块420、640、324、326、544、与546的组合，相当于是前述图1中的前级电路102的另一个实施例。

在每个操作时段被耦接至第二增益级120的选定电容，已被预先充电至具有适当跨压值。因此，选定电容被耦接至第二增益级120之后所需要的充电或放电时间便可大幅缩短。如此一来，便能有效提升运算放大器100的响应速度，进而改善流水线式模拟数字转换器500的整体运行效能或操作速度。

另外，采用前述将多个候选电容131-135与151-155分组轮流充电及轮流提供要被耦接至第二增益级120的反馈电容的机制，可更加缩短选定电容被耦接到第二增益级120之后所需的充电或放电时间，故能进一步加快运算放大器100的响应速度，并进一步提升流水线式模拟数字转换器500的整体运行效能或操作速度。

前述有关图1中的运算放大器100的元件连接关系、实施方式、运行方式、以及相关优点等说明，亦适用于图6的实施例。为简洁起见，在此不重复叙述。

由于同一个运算放大器100可交替地与分属不同通道的电路级302与502中的其他电路元件轮流搭配运行，所以电路级302与502在运行时只需共用同一个运算放大器100即可。如此一来，将可大幅减少流水线式模拟数字转换器500中所需设置的运算放大器的数量，因而减少流水线式模拟数字转换器500的整体电路面积。

实作上，前述的运算放大器100也可以应用在取样保持放大器的架构中。例如，图7所示出为本发明一实施例的取样保持放大器700简化后的功能方框图。

取样保持放大器700包含一切换式电容网络702以及前述的运算放大器100，其中，切换式电容网络702设置成对一输入信号vin进行取样与保持运行，以产生一取样信号，并将该取样信号做为要输入运算放大器100的第一信号n1。

在本实施例中，切换式电容网络702包含一取样电容710、一第一取样开关720、一第二取样开关730、以及一时序控制电路740。

第一取样开关720耦接于取样电容710的一第一端，用于将取样电容710选择性地耦接至输入信号vin或输出信号vout。

第二取样开关730耦接于取样电容710的一第二端，用于将取样电容710选择性地耦接至一预定电压vcmi或第一增益级110的一输入端。实作上，预定电压vcmi可以是一固定电压，或是切换式电容网络702的共模电压。

实作上，前述的开关720与730皆可用多个晶体管的组合来实现，也可以用多个晶体管搭配适当的逻辑门的组合来实现。

时序控制电路740耦接于第一取样开关720与第二取样开关730，并设置成控制第一取样开关720与第二取样开关730的切换时序。

例如，当时序控制电路740控制第一取样开关720将取样电容710耦接至输入信号vin时，时序控制电路740会控制第二取样开关730将取样电容710耦接至预定电压vcmi。当时序控制电路740控制第一取样开关720将取样电容710耦接至输出信号vout时，时序控制电路740则会控制第二取样开关730将取样电容710耦接至第一增益级110的输入端。

运算放大器100耦接于切换式电容网络702，设置成依据切换式电容网络702输出的第一信号n1产生输出信号vout，并依据切换式电容网络702的输入信号vin的大小切换多个候选电容131-135与151-155的耦接方式，以使前述的多个候选电容131-135与151-155在同一时间中只有一部分候选电容会被用来参与输出信号vout的产生运行。

由前述说明可知，图7中的切换式电容网络702，相当于是前述图1中的前级电路102的另一个实施例。

每次被耦接至第二增益级120的选定电容，已被预先充电至具有适当跨压值。因此，选定电容被耦接至第二增益级120之后所需要的充电或放电时间便可大幅缩短。如此一来，便能有效提升运算放大器100的响应速度，进而改善取样保持放大器700的整体运行效能或操作速度。

另外，采用前述将多个候选电容131-135与151-155分组轮流充电及轮流提供要被耦接至第二增益级120的反馈电容的机制，可更加缩短选定电容被耦接到第二增益级120之后所需的充电或放电时间，故能进一步加快运算放大器100的响应速度，并进一步提升取样保持放大器700的整体运行效能或操作速度。

前述有关图1中的运算放大器100的元件连接关系、实施方式、运行方式、以及相关优点等说明，亦适用于图7的实施例。为简洁起见，在此不重复叙述。

请注意，前述实施例中的元件数量只是一示范性的实施例，并非局限本发明的实际实施方式。例如，在某些实施例中亦可扩充电容选择电路170中的比较器数量，以使选择逻辑240能更精准掌握输入信号vin的大小范围。例如，在某些实施例中亦可将电容选择电路170中的比较器数量删减为两个，以降低选择逻辑240的电路复杂度。

另外，在某些对运算放大器100的响应速度要求稍微低一些的实施例中，亦可将前述的第二电容组及相关的开关省略，而只用包含至少三个候选电容的单一电容组来搭配第二增益级120进行运行。

在某些实施例中，亦可将前述图4或图6实施例中的第一数字模拟转换器324的输出端接到第十四开关427，以提供前述的预定电压vr1。在此架构下，当第十三开关425将第一电容421的第一端耦接至运算放大器100的输出信号vout、且第十四开关427将第二电容423的第一端耦接至预定电压vr1时，第一电容421的第二端与第二电容423的第二端的耦接处便会形成前述的第一相减信号s1。在此情况下，当第一增益级110需要耦接第一相减信号s1时，第十五开关429可将第一电容421的第二端与第二电容423的第二端一起耦接至第一增益级110的输入端，而将第一减法器326省略。

相仿地，亦可将前述图4或图6实施例中的第二数字模拟转换器344(或544)的输出端接到第十七开关447(或647)，以提供前述的预定电压vr2。在此架构下，当第十六开关445(或645)将第三电容441(或641)的第一端耦接至运算放大器100的输出信号vout、且第十七开关447(或647)将第四电容443(或643)的第一端耦接至预定电压vr2时，第三电容441(或641)的第二端与第四电容443(或643)的第二端的耦接处便会形成前述的第二相减信号s2。在此情况下，当第一增益级110需要耦接第二相减信号s2时，第十八开关449(或649)可将第三电容441(或641)的第二端与第四电容443(或643)的第二端一起耦接至第一增益级110的输入端，而将第二减法器346(或546)省略。

在某些实施例中，亦可将前述图4与图6中的输出开关480与输入开关490省略。此时，在运算放大器100要对某一个电路级的信号进行放大运行的期间，可将另一个电路级的乘法式数字模拟转换器中的数字模拟转换器暂停运行，以避免第一增益级110接收到错误的相减信号。

在说明书及权利要求中使用了某些词汇来指称特定的元件，而本领域内的技术人员可能会用不同的名词来称呼同样的元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的基准。在说明书及权利要求中所提及的「包含」为开放式的用语，应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或通过其它元件或连接手段间接地电性或信号连接至第二元件。

在说明书中所使用的「和/或」的描述方式，包含所列举的其中一个项目或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的含义。

说明书及权利要求中的「电压信号」，在实作上可采用电压形式或电流形式来实现。说明书及权利要求中的「电流信号」，在实作上也可用电压形式或电流形式来实现。

以上仅为本发明的优选实施例，凡依本发明权利要求所做的等效变化与修改，皆应属本发明的涵盖范围。