本发明涉及射频集成电路技术领域，尤其涉及一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路。
背景技术：
随着集成电路的发展，关于产生时钟信号或者本振信号的锁相环的研究也日益趋于成熟，其中用作本振信号的锁相环输出信号尤其关注其参考杂散性能，因为无线通信系统中调制/解调过程的本振信号的参考杂散较大时，会在相邻信道产生串扰，降低通信系统信噪比和通信质量，限制通信系统频率的进一步增高。换言之，随着对通信系统质量和性能越来越严苛的要求，能满足系统要求的低参考杂散的锁相环也成为攻克和研究难点。
目前为止，对于电荷泵型锁相环(chargepumpphase-lockedloop,pll)的研究主要关注点在于降低占用面积、相位噪声、降低耗和参考杂散，其中参考杂散的降低近几年研究热点，已经提出的针对于降低参考杂散的方法多是改进电荷泵(chargepump,cp)电路结构以提高其电流匹配性，从而降低压控振荡器(voltage-controlledoscillator,vco)压控曲线上的电压纹波，以达到降低参考杂散的目的。但cp的动态电流匹配性几乎不可能做到完全匹配，因此此类方法对于参考杂散性能只能有程度较小的改善。
传统的电荷泵型锁相环电路结构如图1所示，包括：鉴频鉴相器(phasefrequencydetector,pfd)、电荷泵(chargepump,cp)、环路滤波器(loopfilter,lp)、压控振荡器(vco)、分频器(divider)。其中，传统cppll电路参考杂散的主要来源是pfd和cp电路的非线性以及电流失配等非理想特性导致vco压控曲线上有电压纹波，且此纹波周期与输入参考信号周期相同，从而在使输出信号频谱变现为在偏离中心频率参考信号频率处有一突出频谱。现假设纹波vripple近似为余弦波：
vripple(t)＝vmcosnωreft(1)
式(1)中，n＝1，2，3….。vm为纹波幅度，ωref为参考信号角频率。则压控振荡器的输出为：
vout(t)＝v0cos(ω0t+kvco∫vc(t)dt)(2)
式(2)展开得实际锁相环的输出电压为：
式(2)(3)中，n＝1，2，3….。v0为振荡器振荡信号幅度，ωref为参考信号角频率，ω0为振荡信号角频率，vm为纹波幅度，kvco为振荡器增益系数。由式(3)可知，参考杂散的幅值随着压控振荡器上纹波幅值的增大而增大。
技术实现要素：
本发明的目的是提供一种低参考杂散快速锁定的电荷泵型锁相环电路，可以有效的降低参考杂散。
本发明的目的是通过以下技术方案实现的：一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路，包括鉴频鉴相器(pfd)、环路滤波器(lf)、校准电路、电荷泵(cp)、压控振荡器(vco)、分频器(divider)、锁定检测器(ld)；其连接关系如下：
依次连接的鉴频鉴相器、电荷泵、校准电路、环路滤波器、压控振荡器和分频器，校准电路输入端与鉴频鉴相器输出端相连接，校准电路输出信号与电荷泵数字控制位连接；所述分频器输入端与压控振荡器输出相连，所述分频器输出端与鉴频鉴相器一端口相连，所述鉴频鉴相器另一端口与输入参考信号相连，所述锁定检测电路输出端与校准电路使能控制端相连接。
其中，所述校准电路包括依次连接的时间放大器、时间电压转换器和模拟数字转换器。
其中，所述时间放大器左右对称，半边电路包运算放大器、开关s1、s2、电流源i1,1，i1,1、电容c1和输入in1控制开关，连接关系如下：运算放大器正极连接固定参考电压，负极与电容正极、开关s1、s2相连接和输入in1控制开关相连接，输出端为输出信号端；电容负极连接至地，电流源i1,1，i1,1负极连接至地，正极与开关s1、s2相连接。
由上述本发明提供的技术方案可以看出，通过在pfd和cp之间引入时间放大器(timeamplifier,ta)、时间电压转换器(timetovoltageconverter,tvc)和模拟数字转换器(analogtodigitalconverter,adc)构成的电流校准电路，以检测up和dn信号间脉宽差，并将脉宽差转换成数字信号以用来调整电荷泵的iup和idn的大小以提高其电流匹配特性，从而使环路输出信号参考杂散性能得到大程度的优化，使得无线通信收发机系统的相邻信道的干扰极大减弱。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明背景技术提供的电荷泵型锁相环基本结构及非理想特性示意图；
图2为本发明实施例提供的一种带电荷泵电流校准技术的低参考杂散的电荷泵型锁相环电路结构示意图；
图3为本发明实施例提供的时间放大器电路示意图；
图4为本发明实施例提供的时间电压转换器电路示意图；
图5为本发明实施例提供的带数字控制位的电荷泵晶体管级电路示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
图2为本发明实施例提供的一种带电荷泵电流校准技术的低参考杂散的电荷泵型锁相环电路，如图2所示，其主要包括：鉴频鉴相器(pfd)、环路滤波器(lf)、校准电路、电荷泵(cp)、压控振荡器(vco)、分频器(divider)、锁定检测器(ld)。其连接关系为：依次连接的鉴频鉴相器、电荷泵、环路滤波器(lf)、压控振荡器和分频器，校准电路输入端与pfd输出端相连接，校准电路输出信号与cp数字控制位连接。所述divider输入端与vco输出相连，所述divider输出端与pfd一端口相连，所述pfd另一端口与输入参考信号相连，所述ld输出端与校准电路使能控制端相连接。
所述的校准电路包括依次连接的时间放大器ta，时间电压转换器tvc和模拟数字转换器adc。
如图3所示，为所述的时间放大器电路。所述时间放大器左右对称，半边电路包运算放大器、开关s1、s2、电流源i1,1，i1,1、电容c1和输入in1控制开关。连接关系如下：运算放大器正极连接固定参考电压，负极与电容正极、开关s1、s2相连接和输入in1控制开关相连接，输出端为输出信号端；电容负极连接至地，电流源i1,1，i1,1负极连接至地，正极与开关s1、s2相连接。
如图4所示，为所述校准电路1和校准电路2中采用的时间电压转换器tvc1和tvc2晶体管级电路。所述时间电压转换器tvc1包括晶体管nm1、nm2、pm1和电容c1。tvc2包括晶体管nm3、nm4、pm2和电容c2。连接关系为：nm1源极接地且漏极与nm2源极相连接，pm1源极连接至vdd，漏极与nm2漏极连接且与电容正极和输出端连接，电容负极连接至地，nm1栅极连接至vdd，nm2栅极连接至dn信号，pm1栅极连接至ld输出的锁定信号。nm4源极接地且漏极与nm3源极相连接，pm2源极连接至vdd且漏极与nm3漏极连接且与电容正极和输出端连接，电容负极连接至地，nm3栅极连接至vdd，nm4栅极连接至dn信号，pm2栅极连接至ld输出的锁定信号。
如图5所示，为所述带3位数字控制位的电荷泵电路。其中，晶体管mn1-mn6和pm1-pm4实现电流镜功能；mnc1-mnc3和mpc1-mnc3为数字控制位，以调整iup和idn的大小来提高电流匹配性。mn10，mn11，mp9，mp10将偏置电流镜像至电荷泵输出管mn12和mp7。
所述电荷泵型锁相环环路未进入锁定状态时，ld电路输出为0，校准电路不工作，即cppll在普通锁定过程不会进行cp电流校准行为，当cppll环路达到锁定状态时，ld电路输出信号为1，校准电路触发进入工作状态。由于cp的电流失配和pfd延时不匹配等非理想因素造成的up信号与dn信号脉宽不相同，ta将脉宽差进行放大以可鉴别脉宽精度，并将放大后的信号通过tvc转换为与脉宽对应的电压值，adc将该电压值转换为3位数字信号并用于调整优化cp的电流匹配特性。例如，若up脉宽大于dn脉宽，也即iup<idn时，adc输出信号会使cp的idn增加以提高iup和idn的匹配性，up脉宽小于dn脉宽时情况在则相反。cp和pfd非理想性因素引起的up与dn脉宽失配将会通过本发明提出的校准技术得到大程度降低，从而有效的降低了环路输出信号的参考杂散。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。