具有交替比较器的ADC的DC偏移校准的制作方法

本公开总地涉及模数转换器(adc)领域，更具体地，涉及用于adc的dc偏移校准的领域。

背景技术：

在通信网络中，高速数字接收器使用模数转换器(adc)来数字地处理接收到的信号。通过adc将接收到的信号转换为数字形式允许接收器采用复杂的均衡逻辑。通常，更高的信令系列(constellation)和更坚固的(tougher)信道需要更长的均衡。因此，在高速数字接收器中需要快速且高能效的adc。典型的高速adc分辨率介于5到8比特之间。

在几ghz下运行的具有超过6比特精度的adc几乎不可能构建为单信道adc。因此，通常，交错(interleave)许多较慢的adc以克服单信道adc的速度限制。合适的子adc应提供每面积高速率比以减少时间交错adc的总面积，并提供优化的每功率速度比，从而保持较低的总功耗。逐次逼近寄存器(sar)adc在中等分辨率应用中表现出卓越的能效。

通过用异步计时的两个交替比较器(alternatecomparator)对每个样本进行转换，可以实现高速操作。使用交替比较器可将adc速度提高约20％，而无需消耗额外功率。adc偏移是一种随机附加误差，通常源于比较器直流(dc)偏移。在单信道adc中，dc偏移产生可以轻松校正的dc音调(tone)，并且dc音调在许多通信应用中经常被忽略。在时间交错的adc中，dc偏移的影响更加不利。在实际实现中，交错信道可以具有不同的dc偏移，这需要通过dc偏移校准过程来校正。

图1示出了具有校准逻辑130的时间交错adc100的配置，校准逻辑130用于根据现有技术校准dc偏移。adc100包括耦合到跟踪保持电路(t/h)111的两个比较器121和比较器122以及用于存储所有比特的参考电压的参考缓冲器112。比较器121和比较器122以交替方式操作以产生数字输出的各个比特。

在操作期间，输入信号101被馈送到t/h111，t/h111输出采样信号。每个比较器将采样信号与特定比特的参考电压进行比较，并输出判定信号作为对应比特的数字值。更具体地，当比较器2122处于复位模式时，比较器1121输出判定1。当比较器1121完成其判定时，它以最小延迟进入复位模式，而比较器2122被激活以做出判定2。这为比较器1提供了更多的复位时间，从而消除了关键路径的复位时间。

模拟校准逻辑130利用传统的模拟校准方案来校准比较器121和比较器122的dc偏移，这需要不期望的复杂模拟电路设计和高功耗。而且，传统的校准技术在前台(或“离线”)执行，这需要中断adc的操作。具体地，在专用于校准的时间窗期间，比较器停止接收采样信号用于转换，而是接收从校准逻辑产生的校准信号。额外的校准时间不可避免地延迟了adc和高速数字接收器处的信号处理。

技术实现要素：

因此，为高速模数转换器(adc)提供dc偏移校准机制也是有利的，其提供增强的时间效率和功率效率，而不引入复杂的电路设计。

本公开的实施例利用能够在后台基于adc的数字输出校准交替比较器的dc偏移的校准逻辑。校准逻辑使用两个计数器来分别计数表示落入第一模拟范围和第二模拟范围的采样的adc输出的出现，计数过程与多个采样的模数转换并行地进行。定义第一模拟范围和第二模拟范围，使得它们关于msb参考电压对称，并且组合地覆盖由该比特表示的电压的整个范围。基于两个计数之差与两个计数之和的比率导出dc偏移。然后将dc偏移被合并到输入信号、adc输出或参考电压中以进行校正。校准逻辑可以交替地校准比较器。可以基于与其相关联的各个比特连续地校准每个比较器。

根据本公开的实施例，dc偏移校准与模数(a/d)转换同时执行，其中数字输出用于在后台中确定dc偏移。反过来，导出的dc偏移可以立即反馈到a/d转换过程以进行补偿。因此，与需要在a/d转换中插入额外时间窗用于校准的传统技术相比，根据本公开的校准机制显著且有利地改善了adc的整体速度。此外，由于校准利用adc的数字输出来导出dc偏移，因此校准逻辑可以有利地在数字域中实现，因此比传统的模拟设计简单得多。

根据本公开的实施例，校准adc的方法包括将模拟输入信号转换为第一多个数字值(digitalnumber)，其中各个数字值包括m比特，并且m是大于0的整数。确定表示第一模拟范围中的所述模拟输入信号的采样的数字值的第一计数。还确定表示第二模拟范围中的所述模拟输入信号的采样的数字值的第二计数。然后基于所述第一计数和所述第二计数确定adc的第一直流(dc)偏移。

以上是概要，因此必然包含细节的简化、概括和省略；因此，本领域技术人员将理解，该概述仅是说明性的，并不旨在以任何方式进行限制。仅由权利要求限定的本发明的其他方面、发明性特征和优点将在下面阐述的非限制性详细描述中变得显而易见。

详细描述

现在将详细参考本发明的优选实施例，其示例在附图中示出。虽然将结合优选实施例描述本发明，但是应该理解，它们并不旨在将本发明限制为这些实施例。相反，本发明旨在覆盖替代、修改和等同物，其可以包括在由所附权利要求限定的本发明的精神和范围内。此外，在以下对本发明实施例的详细描述中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，本领域普通技术人员将认识到，可以在没有这些具体细节的情况下实践本发明。在其他情况下，没有详细描述众所周知的方法、过程、组件和电路，以免不必要地模糊本发明实施例的各方面。尽管为了清楚起见，可以将方法描绘为编号步骤序列，但是编号不一定决定步骤的顺序。应当理解，一些步骤可以跳过、并行执行，或者执行一些步骤而不需要保持严格的顺序。示出本发明的实施例的附图是半图解的而不是按比例的，并且特别地，一些尺寸是为了清楚地呈现并且在附图中被夸大地示出。类似地，尽管为了便于描述，附图中的视图通常示出了类似的取向，但是附图中的这种描绘在大多数情况下是任意的。通常，本发明可以以任何方位操作。

附图说明

通过结合附图阅读以下详细描述，将更好地理解本发明的实施例，附图中相同的附图标记表示相同的元件，并且其中：

图1示出了根据现有技术的具有用于校准dc偏移的校准逻辑的时间交错adc的配置；

图2示出了根据本公开的实施例的配备有用于基于a/d转换结果校准dc偏移的校准逻辑的示例性adc的配置；

图3示出了根据本公开的实施例的与用于确定adc的多个比较器的dc偏移的各个比特相关联的示例性电压范围；

图4示出了根据本公开的实施例的能够基于a/d转换结果确定adc的dc偏移的示例性校准逻辑的配置；

图5是根据本公开的实施例的描绘基于特定比特数k校准adc中的比较器的示例性过程的流程图；

图6是根据本公开的实施例的描绘校准adc中的多个比较器的示例性过程的流程图；

图7示出了根据本公开的实施例的模拟结果，其表明了由示例性校准逻辑估计的两个交替比较器的dc偏移的标准偏差。

具有交替比较器的adc的dc偏移校准

总的来说，本公开的实施例提供校准机制，以响应于提供给比较器的一组采样信号基于adc数字输出来校准模数转换器(adc)中的dc偏移。在a/d转换期间，将一组采样信号与相应比较器处的特定比特的参考电压进行比较。与a/d转换过程并行地并且基于从adc输出的数字值，分别确定落在第一模拟范围和第二模拟范围中的样本的计数。第一模拟范围和第二模拟范围相对于msb参考电压对称，并且组合地覆盖由特定比特表示的电压的整个范围。可以基于与其相关联的各个比特连续地校准每个比较器。多个比较器可以被交替校准。

尽管参考使用电压输入的adc描述了本公开的实施例，但是本公开可以应用于任何其他合适类型的adc，例如电流输入adc。

统计上讲，在通信网络接收器中，如果adc比较器没有偏移，则具有比参考电压高的电压的采样信号的数量等于具有比参考电压低的电压的采样的数量。相反，如果adc比较器具有dc偏移，则落在两个电压范围内的采样数变得不均匀，并且差与dc偏移成正比。因此，实际上，当在比较器处将大量采样与参考电压进行比较时，可以使用两个电压范围中的信号分布来导出比较器的dc偏移。

图2示出了根据本公开的实施例的配备有校准逻辑250的示例性adc200的配置，该校准逻辑250用于基于a/d转换结果校准dc偏移。adc200包括t/h电路211，t/h电路211对模拟输入信号201的电压进行采样并将其值在指定的最小时间段内保持在恒定水平。参考缓冲器212存储所有比特的参考电压。所述比较器221和比较器222以交替方式比较从t/h211输出的采样信号和参考电压，以产生各个比特的二进制值。两个比较器221和比较器222的dc偏移可以通过寄存器241和寄存器242以及数模转换器(dac)231和数模转换器(dac)232校准。寄存器值由校准逻辑250设置。

在本文描述的实施例中，假设adc输出是直接二进制形式或偏移二进制，其中adc输出使用从0到2^m-1的所有可用数字，其中m是adc输出的总比特数。例如，m可以是8比特。最负的信号被转换为全零，最正的信号被转换为全1。然而，本公开不限于这种实现。

在a/d转换期间，交替比较器将采样信号转换为数字值。例如，比较器1221输出比特1(msb)、3和5，并且比较器222输出比特2、4和6(最低有效比特或lsb)。根据本公开，校准逻辑可以根据比较器的二进制输出，基于各个比特导出比较器的dc偏移。更具体地，为了校准特定比较器，选择比特数，因此，校准逻辑定义相对于最高有效比特(msb)的参考电压对称的第一模拟范围和第二模拟范围。这两个范围组合涵盖了由特定比特表示的全部模拟范围。校准逻辑使用由a/d转换产生的二进制输出来确定分别落在两个范围内的采样的计数。基于两个计数相对于其总和的差以及特定比特的标称参考电压，导出(或估计)dc偏移并将其存储在相应的寄存器241或寄存器242上。然后，可以通过向比较器输入或输出或参考电压增加值或从其减去值来补偿所估计的dc偏移。应当理解，本公开不限于用于补偿adc中的dc偏移的机制。

根据本公开的实施例，dc偏移校准与模数(a/d)转换同时执行，其中，数字输出用于确定背景中的dc偏移。反过来，导出的dc偏移可以立即反馈到a/d转换过程以用于补偿。因此，与在a/d转换中需要插入额外的时间窗用于校准的传统技术相比，根据本公开的校准机制显著且有利地提高了adc的整体速度。此外，由于校准利用了adc的数字输出来导出dc偏移，因此校准逻辑可以在数字领域中有利地实现，其涉及比传统模拟设计更简单和更节能的电路设计。

另外，在如上所述的初始adc校准之后，可以通过残余偏移校准逻辑270来补偿数字adc输出的残余dc偏移。使用adc输出估算残余dc偏移。

更具体地，dc偏移估计可以表示为：

其中：xi是adc输出，d是dc偏移估计，以及l是adc输出的数量。

从下一个接收的adc输出样本中减去dc偏移估计d，表示为：

yi＝xi–d

其中，yi表示经补偿的adc输出。

图3示出了根据本公开的实施例的用于基于adc的不同比特确定dc偏移的示例性电压范围。应当理解，本公开不受比特数、模拟范围或adc的比较器数量的限制。在此示例中，输入信号电压范围跨越-1v到1v。假设此示例中的adc具有4比特。

为了基于msb(k＝1)校准比较器，将一组采样信号馈送到adc并与msb参考电压进行比较。作为响应，从adc输出m比特的数字值。在该示例中，参考电压被设置为标称值0v。将数字值提供给校准逻辑，以确定msb等于1的数字值的计数和msb等于0的数字值的计数。该计数分别表示为a1和a2。如图所示，al对应于落在[0v，1v]范围内的采样信号的数量，并且a2对应于落在[-1v，0v]范围内的采样信号的数量。al和a2之差(a1-a2)相对于采样组的总数(a1+a2)与msb的dc偏移成正比。

同样，为了基于第二msb(k＝2)校准比较器，使用响应于另一组采样信号而产生的adc输出。在这个例子中，第二msb的参考电压设置为标称值和确定第二msb等于1且msb等于0(01xx)的adc输出的计数，并将其表示为b2，确定第二msb等于0且msb等于1(10xx)的那些adc输出的计数，并分别表示为b1。

因此，如图所示，b1对应于落在范围内的采样信号的数量，并且b2对应于落在范围内的采样信号的数量。两个范围相对于msb的参考电压对称。出于校准目的，忽略落在这两个范围之外的任何adc输出。b1和b2之差(b1-b2)相对于样本组总数(b1+b2)与基于第二msb的比较器的dc偏移成正比。

类似地，为了确定3比特的dc偏移，计数落入和范围的采样的数量，并将其分别表示为c1和c2。基于adc输出的对应数字值来确定计数。两个范围相对于msb的参考电压对称。对应于两个范围中的采样信号的数字输出分别是100x和011x。出于校准目的，忽略落在两个范围之外的任何采样。c1和c2之差(c1-c2)相对于样本组的总数(c1+c2)与比较器的dc偏移成正比。出于同样的原因，如图所示，基于d1和d2确定lsb的dc偏移。

因此，通常，对于比特数k，计数器用b1，b2，...，bk＝1，0，...，0对adc数字输出进行计数，以及用b1，b2，...，bk＝0，1，...，1对adc数字输出进行计数。

在一些实施例中，dc偏移估计d(k)由下式给出：

其中：

k：adc比特数，基于其估计dc偏移。在图2的例子中，对于比较器1的dc偏移，使用k＝1，3，5，…；对于比较器2的dc偏移，使用k＝2，4，6，…。

n1：总n个采样中具有第一范围中的比特的adc采样的数量。例如，对于msb，n1对应于输出的数量b1，b2，...，bk＝1，0，...，0，其中b1是msb，并且总比特数是k。

n2：总n个采样中具有比特b1，b2，...，bk＝0，1，....，1的adc采样的数量，其中，b1是msb，并且总比特数是k。

v：所选的adc参考点的标称电压，其中adc输入是有符号信号。对于adc的[-1，1]的输入范围，参考电压为v＝2^-(k-1)，例如，v＝1，1/2，1/4…

根据k限制最大可能的dc偏移。特别是，最大直流偏移＝2-^(k-1)伏特。

图4示出了根据本公开的实施例的能够基于响应于采样信号的a/d转换结果确定adc的dc偏移的示例性校准逻辑400的配置。校准逻辑400包括耦合到比较器的输出的计数器411和计数器412、加法器414、减法器413、除法器414和耦合到寄存器416的乘法器415。

对于给定的k，校准逻辑定义两个选定的adc输出组。如参考图3更详细地描述的，响应于落在第一电压范围内的采样产生第一组，并且响应于落在第二电压范围中的采样产生第二组。

每次adc输出落在第一组中的数字时，计数器411递增，并且每次adc输出落入第二组的数字时，计数器412递增。为了简化实现中的划分，设置有助于确定dc偏移集的采样的数量，使得n1+n2＝2^m，其中m是整数。通过这种方式，划分成为一种简单的转移。例如，采样的总数可以是几千万的数量级，例如，2千万。

加法器413和减法器414产生n1和n2之和与n1和n2之差，它们被馈送到除法器414以获得它们的比率。乘法器产生比率和由特定比特(v＝2^-(k-1))表示的标称电压范围的乘积。然后具有适当的符号(通过417添加)的比特k的dc偏移(由d(k)表示)从校准逻辑400输出。比特k的dc偏移可以存储在寄存器(例如，图2中的241或242)中并且被馈送到对应的比较器以进行校正。

图5是描绘根据本发明的实施例的基于特定比特k校准adc中的比较器的示例性过程500的流程图。比较器产生第k个比特的值。例如，过程500可以由图4中所示的校准逻辑执行。在501，多个模拟信号采样被比较器转换成m比特的数字值。与501并行地，表示落在第一模拟范围内的采样的数字值在502处被计数，并且表示落在第二模拟范围中的采样的数字值在503处被计数。两个模拟范围由比特数k决定。使用图3中所示的第二msb作为示例，10xx的数字值表示范围内的采样，并且01xx的数字值表示范围内的采样。

在504处，基于两个计数生成dc偏移，例如，根据方程2。然后在505处相应地校正比较器的dc偏移。可以针对每个k重复上述过程501-505。

通常，在校准开始时，当dc偏移可能很高时，优选使用小的k值。例如，对于比较器1的dc偏移，使用k＝1，因此基于msb执行校准。对于比较器2的dc偏移，基于第二msb或k＝2校准。在一些实施例中，对于特定k，可以重复校准过程，直到dc偏移小于预定义的阈值。

图6是描绘根据本公开的实施例的校准adc中的交替比较器的示例性过程600的流程图。本公开不受adc中的比较器的数量的限制。在此示例中，adc具有两个交替比较器。在601处，如参考图5更详细描述的，基于第k个比特校准比较器1。例如，在开始时，将比特数设置为k＝1(msb)，采样数设置为n(k)，并且基于msb(k＝1)为dc偏移估计设置阈值th(1)。一旦产生d(1)，就将其加到与比较器1相关联的寄存器(例如，图2中的寄存器241)并用于校正。在602处，将d(k)的绝对值与th(k)进行比较。如果d(k)的绝对值大于th(k)，则通过使用另一n(k)个采样重复过程601以校准比较器1。

否则，比较器2在603处如参考图5更详细描述的基于第(k+1)个比特校准。例如，在601处校正d(1)之后，k设置为2，采样数设置为n(2)，并且基于第二msb(k＝2)为dc偏移估计设置阈值th(2)。在604，将d(+1)的绝对值与th(k+1)进行比较。如果d(k+1)的绝对值大于th(k+1)，则通过使用另一n(k+1)个采样重复过程603来校准比较器2。否则，k在605递增，并且重复过程601-604以将两个比较器校准到另一精度水平。

结果，比较器1基于k＝1，3，5，...连续校准，并且比较器2基于k＝2，4，6，......连续校准。任何残余dc偏移可以通过参考方程1描述的残余校准逻辑来校正。

图7示出了模拟结果，其表明了根据本公开的实施例的由示例性校准逻辑估计的两个交替比较器的dc偏移的标准偏差。数据图显示标准偏差是adc输出的函数。对于输入信号范围为-1v至1v且具有均匀分布的情况，通过模拟找到标准偏差。如图所示，当采样数n更大并且如果它基于更高的比特k时，dc偏移的标准偏差变小。