微型配电盒及采用专用电子封装技术制造微型配电盒的方法与流程

本申请主张于2016年7月7日提交的美国临时专利申请us62/359,275的优先权，该美国临时专利申请通过援引其整体上并入本文。

本发明涉及电子器件以及这种器件的制造。更具体地，本发明涉及微型配电盒以及采用专用电子封装(applicationspecificelectronicspackaging)技术制造微型配电盒。

背景技术：

模塑互连器件(“mid”)是三维制造零件，其通常包括塑料构件以及电子电路迹线。创建一塑料基板(substrate)或基座(housing)且将电气电路和器件(devices)镀覆、分层(layered)或植入在塑料基板上。mid通常比常规生产的器件的零件少，这节省了空间和重量。mid的应用包括移动电话、自动取款机、汽车的方向盘构件、rfid构件、照明器件、医疗器件以及许多消费品。

目前用于制造mid的工艺包括双射成型(two-shotmolding)以及激光直接成型(lds)。双射成型涉及使用两个分离的塑料零件，通常是一个能镀覆的塑料零件和一个不能镀覆的塑料零件。能镀覆的零件形成电路，而不能镀覆的零件完成机械功能并完成模制成型(molding)。两个零件融接(fuse)在一起且通过使用化学镀(electrolessplating)创建电路。能镀覆的塑料被金属化，而不能镀覆的塑料保持不导电。相比之下，lds涉及注塑成型(injectionmolding)步骤、塑性材料的激光活化(activation)步骤、然后进行金属化的步骤。激光将一布线图案刻蚀到零件上并准备将其金属化。使用lds时，仅需要单种(single)热塑性材料，从而使模制成型步骤成为单射工艺(one-shotprocess)

然而存在着对改进的系统和工艺的需求，以用于快速并有效地制造能包括多个器件的一组合的三维结构。尤其是，存在着一需求，即将电子封装增设到更小的空间中，以包括在更高的速度下运行的更多的特征而同时利用更少的功率并减少热，所有以降低的制造成本进行。

对用于快速并有效地制造三个维结构的一改进的系统和工艺的需求的一个例子是针对微型(micro)配电盒(powerdistributionbox,pdb)的制造。一微型pdb为一减少尺寸的模块，其典型用于控制下一代车辆内(不管是汽车上的、商业上的、构造上还是其它方面上)的电气功率。随着车辆变得越来越“电动化(electrified)”，控制功率的需求增加。与从一集中的位置(centralizedlocation)做所有的控制相比，通过控制功率的能力分布，布线(cabling)、功率损耗以及整个成本能最小化。

微型pdb的设计上的最显著的挑战的其中之一是如何处理由于系统必须承载的非常高的电流导致的模块内产生的热。为了承载50安培或者更高的常要求被控制的电流，非常“大”的接触件被采用。这些接触件常焊接于印刷电路板(pcb)，印刷电路板被制成有厚的迹线(高达5盎司的铜(0.2mm厚的铜))。采用这些非常厚的迹线和接触件的原因在于与高电流连接相关的“电阻热”通过承载的电流的平方乘以电流路径中的电阻来计算。实际上，一路径内承载的一50安培的电流连同10毫欧的电阻一起产生25瓦的热能。

由此，存在有对一改进的微型pdb以及改进的制造微型pdb的方法的需求。

技术实现要素：

本发明的一第一优选实施例提供了一种微型配电盒，其包括一连接器、一壳体以及一器件，所述器件由一专用电子封装制造工艺形成。所述壳体固定于所述连接器。所述器件具有一基板、至少一个指部以及至少一个电部件。所述基板固定于所述连接器。所述基板具有设置成穿过其的至少一个开孔。所述基板包覆成型于所述至少一个指部的一第一部分上。所述基板的所述至少一个开孔露出所述至少一个指部的一第二部分。所述至少一个电部件通过所述基板的所述至少一个开孔电连接于所述至少一个指部的第二部分。

所述微型配电盒的所述第一优选实施例的所述至少一个电部件优选是一高功率的场效应晶体管、一内部的微处理器或一继电器和一保险丝。

所述微型配电盒的所述第一优选实施例的所述器件优选具有第一指部和第二指部。所述第一指部和所述第二指部均具有第三部分。所述基板未包覆成型于所述第一指部的第三部分和所述第二指部的第三部分。所述第三部分均从所述基板向外延伸。所述第一指部的第三部分可为一高电流接触件或一接触插针。当所述第一指部的第三部分是一接触插针时，所述第二指部不具有经由所述基板的所述至少一个开孔露出的一第二部分。

用于形成所述微型配电盒的所述第一优选实施例的所述器件的所述专用电子封装制造工艺优选包括如下步骤：形成一连续的具有多个引线框的料带，各引线框限定一开口并具有延伸到所述开口中的至少一个指部；包覆成型一基板在各引线框的指部上；将所述至少一个电部件电连接于各引线框的所述至少一个指部以形成多个器件；以及从所述连续的料带上使所述多个器件的每一个单个化。

所述微型配电盒的所述第一优选实施例的所述基板优选由一导热的液晶聚合物形成。

本发明的一第二优选实施例提供了一种微型配电盒，其由一工艺制备，所述工艺包括如下步骤：形成一连续的具有多个引线框的料带，各引线框限定一开口并具有延伸到所述开口中的多个指部；包覆成型一基板在各引线框的多个指部上；将一电部件电连接于各引线框的多个指部中的至少一个以形成多个器件，各器件具有至少一个电部件；从所述连续的料带上使所述多个器件的每一个单个化；将器件固定于一连接器；以及将一壳体固定于所述连接器。

所述微型配电盒的所述第二优选实施例的所述至少一个电部件优选是一高功率的场效应晶体管、一内部的微处理器或一继电器和一保险丝。

所述微型配电盒的所述第二优选实施例的所述基板优选由一导热的液晶聚合物形成。

本发明的一第三优选实施例提供了一种形成一微型配电盒的方法，所述方法包括如下步骤：形成一连续的具有多个引线框的料带，各引线框限定一开口并具有延伸到所述开口中的多个指部；包覆成型一基板在各引线框的多个指部上，各基板具有设置成穿过其的露出所述多个指部中的一个的至少一部分的至少一个开孔；将一电部件经由所述基板的所述至少一个开孔电连接于各引线框的指部的所述露出的部分以形成多个器件，各器件具有至少一个电部件；从所述连续的料带上使所述多个器件的每一个单个化；将器件固定于一连接器；以及将一壳体固定于所述连接器。

本发明的一第四优选实施例提供了一种微型配电盒，其包括：一器件，由一专用电子封装制造工艺形成；以及一壳体。所述器件具有一基板、至少一个指部以及至少一个电部件。所述基板形成为一连接器。所述基板具有设置成穿过其的至少一个开孔。各指部具有设置成穿过其的一开孔。所述基板包覆成型于所述至少一个指部的至少部分，由此所述基板的所述至少一个开孔与所述至少一个指部的一对应开孔对齐。所述至少一个电部件通过所述基板的所述至少一个开孔电连接于所述至少一个指部。所述壳体固定于所述连接器。

所述微型配电盒的所述第四优选实施例的所述至少一个电部件是优选一高功率的场效应晶体管或一内部的微处理器。

所述微型配电盒的所述第四优选实施例的所述基板优选由一导热的液晶聚合物形成。

所述微型配电盒的所述第四优选实施例的所述至少一个指部具有一高电流接触部。所述基板未包覆成型于所述至少一个指部的所述高电流接触部上。

用于形成所述微型配电盒的所述第四优选实施例的所述器件的所述专用电子封装制造工艺包括如下步骤：形成一连续的具有多个引线框的料带，各引线框限定一开口并具有延伸到所述开口中的至少一个指部；包覆成型一基板在各引线框的指部上；将至少一个电部件电连接于各引线框的所述至少一个指部以形成多个器件；以及从所述连续的料带上使所述多个器件的每一个单个化。

一第五优选实施例提供了一种微型配电盒，其由一工艺制备，所述工艺包括如下步骤：形成一连续的具有多个引线框的料带，各引线框限定一开口并具有延伸到所述开口中的至少一个指部；包覆成型一基板在各引线框的指部上，所述基板形成为一连接器；将至少一个电部件电连接于各引线框的所述至少一个指部以形成多个器件，各器件具有至少一个电部件，所述至少一个电部件包括一高功率的场效应晶体管；从所述连续的料带上使所述多个器件的每一个单个化；以及将一壳体固定于所述连接器。

所述微型配电盒的所述第五优选实施例的所述基板优选由一导热的液晶聚合物形成。

一第六优选实施例提供了一种形成一微型配电盒的方法，所述方法包括如下步骤：形成一连续的具有多个引线框的料带，各引线框限定一开口并具有延伸到所述开口中的至少一个指部；包覆成型一基板在各引线框的指部上，所述基板形成为一连接器，各基板具有设置成穿过其的露出所述至少一个指部的一部分的至少一个开孔；将至少一个电部件经由所述基板的所述至少一个开孔电连接于各引线框的所述至少一个指部以形成多个器件，各器件具有至少一个电部件，所述至少一个电部件包括一高功率的场效应晶体管；从所述连续的料带上使所述多个器件的每一个单个化；以及将一壳体固定于所述连接器。

一第七优选实施例提供了一种微型配电盒，其包括一器件、一连接器/壳体以及一盖体。所述器件具有一基板、至少一个第一指部、至少一个第二指部以及至少一个电部件。所述至少一个第一指部以及所述至少一个第二指部彼此电连接。所述至少一个第一指部具有第一部分、第二部分以及第三部分。所述至少一个第二指部具有第一部分和第二部分。所述基板包覆成型于所述至少一个第一和第二指部的第一部分。所述基板未包覆成型于所述至少一个第一和第二指部的第二部分或未包覆成型于所述至少一个第一指部的第三部分上。所述至少一个第一和第二指部的第二部分从所述基板向外延伸。所述至少一个第一指部的第二部分是一高电流接触件。所述至少一个第二指部的所述第二部分是一接触插针。所述至少一个第一指部的第三部分经由设置成穿过所述基板的一开孔露出。所述至少一个电部件直接安装于所述至少一个第一指部的所述第三部分以将所述至少一个电部件电连接于所述至少一个第一指部。所述连接器/壳体构造成收容所述器件于其内且构造成连接于一对接连接器。所述盖体构造成以防止所述器件从移出所述连接器/壳体的一方式固定于所述连接器/壳体。

微型配电盒的第七优选实施例的所述至少一个电部件优选是一高功率的场效应晶体管或一内部的微处理器。

微型配电盒的第七优选实施例的所述基板优选由一导热的液晶聚合物形成。

微型配电盒的第七优选实施例的所述器件优选由一专用电子封装制造工艺形成。

微型配电盒的第七优选实施例的所述至少一个第一指部以及所述至少一个第二指部优选经由汇流条(busbar)彼此电连接。所述基板优选包覆成型于所述汇流条上。

微型配电盒的第七优选实施例优选还包括：一垫片，其固定在所述盖体和所述连接器/壳体之间。

附图说明

图1是一流程图(flowchart)，示出一asep制造工艺的一实施例的步骤；

图2是asep制造工艺的该实施例的步骤的一作业图(flowdiagram)；

图2a至图2k是图2的作业图的多个独立的步骤的放大图；

图3是申请人当前正研发的微型配电盒的一剖视图；

图4是形成一微型配电盒的一第一实施例的步骤的一作业图，其中微型配电盒包括由一修改的asep制造工艺形成的一修改的asep器件；

图5是形成一微型配电盒的一第二实施例的步骤的一作业图，其中微型配电盒包括由一asep制造工艺形成的一asep器件；

图6是形成一微型配电盒的一第三实施例的步骤的一作业图，其中微型配电盒包括由一asep制造工艺形成的一asep器件；

图7是微型配电盒的第三实施例的asep器件的一立体图；

图8是图7的asep器件的另一立体图；

图9是微型配电盒的第三实施例的一分解立体图；

图10是连接器组件的一立体图，连接器组件处于一未对接状态(arrangement)，包括微型配电盒的第三实施例以及一对接连接器；以及

图11是图10的连接器组件处于已对接状态的一立体图。

具体实施方式

本发明面向在微型配电盒(micropdb)的设计和制造上的改进。本发明的微型pdb优选采用一专用电子封装(applicationspecificelectronicspackaging,asep)系统和方法制造。所述工艺适合于多种器件(诸如印刷电路板、柔性电路、连接器、热管理特征、emi屏蔽、高电流导体、rfid装置、天线、无线电源、传感器、mems装置、led、微处理器以及存储器、asic、被动器件以及其它电气和机电装置)的创建。asep制造工艺已在前面说明且示出在于2016年6月28日提交的国际申请pct/us16/39860，其揭示内容通过援引并入本文。

图1示出用于构建一asep器件10的一asep制造工艺20的一优选实施例的一流程图。图2示出asep制造工艺20的一作业图，其中asep制造工艺20包括步骤a至步骤k。图2a至图2k提供了步骤a至步骤k的放大的图像，其中图2a示出步骤a、图2b示出步骤b、以此类推。

有利地，制造工艺20出于速度和成本原因优选是连续的。诸如图2所示的卷盘到卷盘技术使得asep器件10在贴接于一料带(carrierweb)22上的同时形成。料带22优选从一第一(批料来源(bulksource))卷盘(未示出)放卷且之后，如果需要，收集于一第二(收卷)卷盘(未示出)，其中制造工艺20在第一卷盘与第二卷盘之间进行。料带22具有相反的端部24a、24b以及一中间部(未示出)，中间部跨越(span)相反的端部24a、24b之间的距离。端部24a、24b具有延伸穿过其的料带孔(carrierhole)26。料带孔26使得料带22像一传送带一样在第一卷盘和第二卷盘之间沿一生产线以一连续的流动的方式穿行(traverse)。料带22优选由任何所需的导电金属(诸如铜合金)形成，但是料带22可替代地由聚酰亚胺柔性材料形成，诸如具有一个或多个层(在某些实施例中柔性材料能具有四个或超过4个的层)的一柔性电路。

如图1、图2和图2a所示，制造工艺20从步骤a开始，其中步骤a发生在工位(position)a，工位a位于在第一卷盘和第二卷盘之间且在第一卷盘之后。在步骤a中，料带22的中间部被冲压(stamp)(由此去除料带22的中间部的所不需要的部分)以形成一引线框(leadframe)28。引线框28以适于asep器件10形成的一所需的结构形成。如图2a最佳所示，引线框28优选包括端部24a、24b(理解的是，一个引线框28的端部24a、24b与相邻引线框28的端部24a、24b连续)、一对稳定部30a、30b(理解的是，一个引线框28的稳定部30a也将优选作为相邻引线框28的稳定部30b)，其中各稳定部30a、30b跨越相反的端部24a、24b之间的距离(端部24a、24b优选不经历步骤a的冲压)。相反的端部24a、24b和稳定部30a、30b由此大体形成限定在它们之间的一开口32的一矩形框。引线框28还优选包括：多个指部34，其连接于相反的端部24a、24b以及稳定部30a、30b中的任一个且向内延伸到开口32中。各指部34可具有设置成穿过其的一个或多个开孔(aperture)36。

如图1、图2以及图2b所示，制造工艺20继续进行步骤b，其中步骤b发生在工位b，工位b位于在第一卷盘和第二卷盘之间且在工位a之后。在步骤b中，一基板38包覆成型(overmolded)于引线框28的所述多个指部34上。基板38可具有设置成穿过其的开孔40，开孔40优选与指部34的开孔36对齐。如图2b所示，指部34的某些部分42没有被基板38包覆且不连接于相反的端部24a、24b和稳定部30a、30b中的任一个。这些某些部分42可作为将形成的asep器件10的接触插针。步骤b的包覆成型能采用单或双射出工艺或任何其它常规的模制成型(molding)工艺来执行。

如图1、图2和图2c所示，制造工艺20继续执行步骤c，其中步骤c发生在工位c，工位c位于在第一卷盘和第二卷盘之间且在工位b之后。在步骤c中，在基板38上执行图案化。图案化提供在基板38的表面上形成一个或多个图案44(其可为电路图案)。图案44能由任何数量的合适工艺形成，包括一激光工艺，一等离子体(plasma)工艺(其能为一真空常压(atmospheric)工艺)、一uv工艺和/或一氟化(fluorination)工艺。依赖于所采用的工艺(例如等离子体、uv和/或氟化)，图案化可包括图案化(即一表面处理)基板38的表面的大部分(如果不是全部的话)。由此，图案44可形成在基板38的全部或几乎全部的表面上。

如图1、图2和图2d所示，制造工艺20继续执行步骤d，其中步骤d发生在工位d，工位d位于在第一卷盘和第二卷盘之间且在工位c之后。在步骤d中，一金属层(通常称为一种子层)沉积在全部或部分图案44上(当图案44由一激光工艺形成时，典型地是沉积在全部图案44上，而当图案44由等离子体、uv和/或氟化工艺形成时，典型地是沉积在部分图案44上)并连接于基板38，该金属层提供一导电图案或迹线46。迹线46还沿开孔40、36的壁设置，由此将迹线46电连接于指部34，且由此也将迹线46电连接于引线框28的剩余部分(remainder)。金属层的沉积可由任何合适工艺执行，包括一化学镀工艺、一喷墨(inkjet)工艺、一丝网(screening)工艺或一喷雾(aerosol)工艺。依赖于所采用的工艺，将沉积的金属可以任何合适的形式(包括墨或膏)形成。将沉积的金属优选具有高导电性和低粘接剂含量以增加其导电性。将沉积的金属还优选在镀覆浴槽(platingbaths)中具有高化学稳定性以及一与所需的沉积工艺兼容的粘性。尽管未示出，应理解的是，多个指部34的一部分能作为电连接于基板38的表面上的迹线46的内部汇流排(internalbuss)。

如图1、图2和图2e所示，制造工艺20继续执行步骤e，其中步骤e发生在工位e，工位e位于在第一卷盘和第二卷盘之间且在工位d之后。在步骤e中，迹线46被制成是导电的(被烧结)，由此形成导电迹线48。烧结工艺能由一激光或由快速加热(快速加热)执行或由提供足够热能的任何其它所需的工艺执行，例如来熔化一墨或膏中的颗粒(例如，在尺寸上为纳米或微米)。烧结帮助保证形成迹线46的沉积的金属粘合于基板38且还确保沉积的金属是导电的(因为经常是这种情况，即所施加的沉积的金属导电性不足以使一电压势(voltagepotential)施加于迹线46)。如能认识到的，如果步骤d采用一化学镀工艺来执行，则步骤e无需执行，因为无需对化学镀进行烧结。

还应注意的是，如果步骤c和步骤e二者利用激光来执行，则一优选系统和工艺会将多个激光集成到一单个的生产位(station)/工位，由此节省制造工艺20的空间并帮助确保激光正确地对准(registered)。另外，多个激光集成在一单个的生产位/工位能使材料的处理更快。

如图1、图2和图2f所示，制造工艺20继续执行步骤f，其中步骤f发生在工位f，工位f位于在第一卷盘和第二卷盘之间且在工位e之后。在步骤f中，通过施加一电压势于引线框28(引线框28经由所述内部汇流排电连接于迹线46/导电迹线48)并随后将使引线框28、基板38和迹线46/导电迹线48暴露于一电镀浴槽中，迹线46/导电迹线48被电镀。电镀工艺不仅电镀迹线46/导电迹线48以形成电子电路迹线50，而且电镀引线框28以形成一电镀引线框54，电镀引线框54具有电镀指部56，电镀指部56具有电镀接触插针部58。步骤f可涉及一单步骤镀覆工艺(其构造一单种材料(诸如铜)的一单个层)，或者可涉及一多步骤镀覆工艺(其构造多种材料的多个层(诸如一铜层和一锡层))，理解的是也可使用其它合适材料。所增加的厚度使得电流承载能力增加，且一般而言，电镀工艺往往创建具有一高导电性的一材料，从而所得到的电子电路迹线50的性能得到改善。

迹线46连接于所述内部汇流排使所有金属(包括铜、镍、金、银、锡、铅、钯和其它材料)能够进行电镀。连接于所述内部汇流排并随后电镀的形成迹线46的工艺能使金属的沉积比公知的化学镀工艺更快。另外，与许多常规的批次式(batch)工艺相比，当利用卷盘到卷盘技术实施时，所述镀覆工艺更顺畅且成本更低。

在其它实施例，诸如mesoscribe技术所涵盖的那些技术可用于沉积一全(full)厚度的铜(或其它导电材料)在一表面上。一皮秒激光可随后用于在导电材料中隔离所需的导电图案。这样一种方式可用于替代步骤f，如本文所述的，或者在希望一个或多个镀覆的材料的情况下在步骤f之外增设这样一种方式。

步骤c、步骤d、步骤e以及步骤f可用作由xarec提供的一间同立构聚苯乙烯(syndiotacticpolystyrene，sps)上并提供电子电路迹线50对基板38的表面的良好的固持性。

如图1、图2和图2g所示，制造工艺20继续执行步骤g，其中步骤g发生在工位g，工位g位于在第一卷盘和第二卷盘之间且在工位f之后。在步骤g中，一阻焊膜(soldermask)52设置成覆盖电子电路迹线50的选择部分和基板38的全部或大体全部的露出的表面。

如图1、图2和图2h所示，制造工艺20继续执行步骤h，其中步骤h发生在工位h，工位h位于在第一卷盘和第二卷盘之间且在工位g之后。在步骤中h，焊膏54被模板印制(stenciled)在电子电路迹线50的露出的部分(即未被阻焊膜52覆盖的那些部分)上。

如图1、图2和图2i所示，制造工艺20继续执行步骤i，其中步骤i发生在工位i，工位i位于在第一卷盘和第二卷盘之间且在工位h之后。在步骤i中，电部件(electricalcomponents)86定位于焊膏54上以将电部件86电连接于电子电路迹线50。在电部件86正位于焊膏54上的同时，一回流焊(reflow)工艺可随后用于形成asep器件10。应注意的是，可替代地或在步骤g和步骤h之外，电部件86可以使用导线键合(wire-bonded)于电子电路迹线50。

如图1、图2和图2j所示，制造工艺20继续执行步骤j，其中步骤j发生在工位j，工位j位于在第一卷盘和第二卷盘之间且在工位i之后。在步骤j中，与电镀引线框54的“框体”连接的剩余的露出的电镀指部56大部分被冲切掉(punched)/去除，留下仅一必要数量(例如两个，如图2j所示)的露出的电镀指部56依然连接于电镀引线框54的“框体”。在这个时间点(point)，如果需要，所形成的asep器件10能被电测试。

如图1、图2和图2k所示，制造工艺20继续执行步骤k，其中步骤k发生在工位k，工位k位于第一卷盘和第二卷盘外。在步骤k中，一旦asep器件10形成，为了asep器件10被使用，asep器件10必须从料带22上移出，以使asep器件10单个化，其中，在此之后，单个化的asep器件10能按照所需使用，例如作为一成品(final)组件(未示出)的一部分使用。

asep器件10使得一集成器件能以一大体加成(additive)方式形成。因为电镀是一相对有效的工艺，所以穿过一镀覆浴槽的一往复路径同时小于30分钟的一相对短的停留(dwell)时间可能是足够的，由此使得整个工艺少于一小时同时能实现几何形状和结构的一复杂的集合(complexset)。当然，增设另外的镀覆层可能会增加制造工艺的整个时间，但是与常规的使用pcb的工艺相比，在从头到尾地的整个时间上依然提供了显著的减少。

应认识到的是，在某些应用中，不是所有的步骤a至步骤k将需要使用。还应认识到的是，在某些应用中，步骤a至步骤k的顺序可适当地修改。还应认识到的是，在某些应用中，工位a至工位k的顺序可适当地修改，而且，在一些应用中，工位a至工位k中的一些工位可与工位a至工位k的其它工位相同。

还应注意的是，尽管附图仅示出制造工艺20用于基板38的一侧，但是制造工艺20可同样地应用于基板38的其它侧以及应用于内部的层。应注意的是，一金属料带22的使用可获得最适于除了金属料带22外仅有两层(在基板38的两侧上均一层)的应用的一结构。如果存在有需求另外的层，那么已确定的是，使用由一聚酰亚胺柔性体形成的一料带22可能更有益于允许增设另外的内部的层。

上面参照asep器件10说明了各种实施例，然而，这些只是可采用asep技术形成器件的仅一些例子。通过asep，可将连接器、传感器、led、热管理、天线、rfid器件、微处理器、存储器、阻抗控制以及多层功能性直接集成到一产品中。

针对微型pdb的制造，申请人当前正研发的一微型pdb60(其不是全部地或部分地通过采用asep技术形成)提供在现有技术的微型pdb上的一改进。微型pdb60示出在图3。更大的6mm刀片型件62用于传导高达40安培的电流给具有四盎司铜的一pcb64。pcb64上的迹线将一继电器66和一保险丝(fuse)68互连。刀片型件62、pcb64、继电器66以及保险丝68形成一组件70，组件70固定于一连接器72。一壳体74固定于连接器72并进一步保护组件70。在这个当前的微型pdb60中，存在有六组焊接结合点以及四盎司铜的显著路径长度。然而由于在微型pdb60内产生(created)的非常高(very)的温度，形成对系统在各种环境温度下能承载多少的限制。如果温度变得太高，则系统会失效。不管前述如何，某些人群一直寻求各种途径，以进一步将微型pdb能承载的的电流量增加到高达50安培及之上。

为了获得所需水平的电流承载能力，即50安培及以上，系统内的电阻(resistances)必须降低。实现这个目的一个途径是降低在微型pdb的一端处的接触、穿过继电器和保险丝并在系统的另一端处的接触部位之间的体积(bulk)和接触电阻。实现这个目的最佳途径是最小化穿过所述两端接触之间的导电体(conductor)的热阻。这包括两个外部接触件之间的导电体的体积电阻以及接触界面的数量和质量)(即能够移除的(removable)接触点和焊接结合点)。

在一微型pdb160的一第一实施例中，微型pdb160采用一修改的asep制造工艺120部分地形成，焊接结合点的数量从从六组减少至四组，且四盎司铜的pcb由相同厚度的作为高电流接触件的导体(0.8mm)整个替代，由此消除与pcb相关联的更高的电阻。预期的是，与微型pdb160相关联的路径电阻会使得电阻降低达高达50％，由此使得系统在相同的输入电流“更冷地环境(cooler)”下运行或者增大系统能最终承载的电流。

微型pdb160采用asep技术部分地获得，由此连接器接触件、pcb电路迹线以及所有必要的构件以连接器、一pcb与所述构件之间的界面最少化的方式集成在一起。通过使用于制造高功率接触件的接触件材料直接延伸至继电器，接触件与pcb之间的界面能被取消。

关注图4，图4示出采用修改的asep制造工艺120的一asep器件110的形成，其中所形成的asep器件110随后用作微型pdb160的一部分。修改的asep制造工艺120包括asep制造工艺20的步骤a和步骤b以及将asep制造工艺20的步骤i和步骤k修改的步骤i’以及k’。

如图4所示，制造工艺120从开始步骤a。像制造工艺20一样，尽管由于正形成的asep器件110的尺寸，制造工艺120优选发生在在一对卷盘之间，但应理解的是asep器件110在到达收卷卷盘之前可能需要从料带122上移出。在步骤a中，料带122的中间部被冲压(由此去除料带122的中间部的所不需要的部分)以形成一引线框128。引线框128以适于形成asep器件110的一所需的结构形成。引线框128优选包括端部124a、124b(理解的是，一个引线框128的端部124a、124b与相邻引线框128的端部124a、124b连续)、一对稳定部130a、130b(理解的是，一个引线框128的稳定部130a也将优选作为相邻引线框128的稳定部130b)，其中各稳定部130a、130b跨越相反的端部124a、124b之间的距离(该端部124a、124b优选不经历步骤a的冲压)。相反的端部124a、124b和稳定部130a、130b由此大体形成限定它们之间的一开口132的一矩形框。

引线框128还优选包括多个指部134，所述多个指部134连接于相反的端部124a、124b和稳定部130a、130b中的任一个且向内延伸到开口132中。各指部134可具有设置成穿过其的一个或多个开孔136。在asep器件110的形成中，理解的是，多个指部134形成多个刀片型件(高电流接触件)141和多个接触插针142。

如图4所示，制造工艺120继续执行步骤b。在步骤中b，一基板138包覆成型于引线框128的多个指部134上，但不包覆成型于刀片型件141或者接触插针142上。基板138可具有设置成穿过其的开孔140，开孔140优选与指部134的开孔136对齐。

如图4所示，制造工艺120继续执行步骤i’。在步骤i’中，电部件186以任何数量的公知的方式通过基板138的开孔140电连接于指部134，由此形成asep器件110。asep器件110的电部件186优选包括一继电器166和一保险丝168。

如图4所示，制造工艺120继续执行步骤k。在步骤k中，一旦asep器件110形成，为了asep器件10被使用，它必须从料带122上移出，以使asep器件110单个化。

一旦asep器件110被单个化，asep器件110能固定于一连接器172，且一壳体174能固定于连接器172，由此形成微型pdb160，如图4所示。

若干新的技术现在已变得可采用，从而当组合时能急剧地增加下一代微型pdb组件的性能、尺寸以及成本。这些两个技术是高功率的(powered)fet(场效应晶体管)器件和asep技术。高功率fet器件(诸如由infineon制造并销售的智能高或低-侧功率开关(smarthighorlow-sidepowerswitches))当它们启动(on)时具有非常低的电阻且当它们关闭(off)时具有高电阻，且能切换高达80安培。通过使用asep技术将fet、驱动器电路(drivercircuits)以及被动器件互连成一个紧凑的(compact)且更高集成的封装而将高功率fet器件集成于微型pdb设计，可创建新一代更加显著(dramatically)“在各方面更好”的功率控制器件。

一微型pdb260的一第二实施例采用一asep制造工艺220部分地形成。关注图5，图5示出采用asep制造工艺220的一asep器件210的形成，其中形成的asep器件210随后用作微型pdb260的一部分。asep制造工艺220优选包括asep制造工艺20的步骤a至步骤k的每个步骤，但是出于简明目的，图5未示出步骤a至步骤k的各个步骤和每一个步骤，这将在下面将说明。

如图5所示，制造工艺220从开始步骤a。像制造工艺20一样，尽管由于正形成的asep器件210的尺寸，制造工艺220优选发生在一对卷盘之间，但应理解的是asep器件210在到达收卷卷盘之前可能需要从料带222上移出。在步骤a中，料带222的中间部被冲压(由此去除料带222的中间部的所不需要的部分)以形成一引线框228。引线框228以适于形成asep器件210的一所需的结构形成。引线框228优选包括端部224a、224b(理解的是，一个引线框228的端部224a、224b与相邻引线框228的端部224a、224b连续)、一对稳定部230a、230b(理解的是，一个引线框228的稳定部230a也将优选作为相邻引线框228的稳定部230b)，其中各稳定部230a、230b跨越相反的端部224a、224b之间的距离(该端部224a、224b优选不经历步骤a的冲压)。相反的端部224a、224b和稳定部230a、230b由此大体形成限定它们之间的一开口232的一矩形框。

引线框228还优选包括多个指部234，所述多个指部234连接于相反的端部224a、224b和稳定部230a、230b中的任一个并向内延伸到开口232中。在asep器件210的形成中，理解的是，一些指部234形成高电流接触件241。

如图5所示，制造工艺220继续执行步骤b。在步骤b中，一基板238包覆成型于引线框228的多个指部234。基板238优选具有设置成穿过其的多个开孔，多个开孔优选露出指部234的不同部分(包括高电流接触件241的部分)。在这个制造工艺220中，形成的基板238为微型pdb260的连接器272。

制造工艺220继续执行步骤c、步骤d以及步骤e(图案化、金属沉积以形成迹线，且如果执行，则将迹线制成是导电的(进行烧结)以形成导电迹线)，但是仅步骤e的结果示出在图5，即在基板238上设置迹线246/导电迹线248。

如图5所示，制造工艺220继续执行步骤f。在步骤f中，通过施加一电压势于引线框228(引线框228经由内部汇流排电连接于迹线246/导电迹线248)并随后使引线框228、基板238和迹线246/导电迹线248暴露于一电镀浴槽中，迹线246/导电迹线248被电镀。电镀工艺不仅电镀迹线246/导电迹线248以形成电子电路迹线250，而且电镀引线框228以形成一电镀引线框254，电镀引线框254具有电镀指部256，电镀指部256具有电镀高电流接触件257。

制造工艺220继续执行步骤g和步骤h(设置阻焊掩膜和设置焊接膏)，但是图5未示出这些步骤。还应理解的是，如果需要，步骤g和步骤h可从制造工艺220中省略。

如图5所示，制造工艺220继续执行步骤i。在步骤i中，电部件286电连接于电镀高电流接触件257和电子电路迹线250，这优选经由焊接发生。由此，电部件286直接安装于接触件257和迹线250，从而热和电气的路径具有非常低的热阻。如此，温度比在一标准pcb上能被更好得多(muchbetter)地控制。如上所述，电部件286优选包括至少一高功率fet，诸如由infineon制造并销售的那些器件。

制造工艺220继续执行步骤j，但是图5未示出该步骤。

如图5所示，制造工艺220继续执行步骤k。在步骤k中，一旦asep器件210形成(其结合有(incorporates)连接器272)，为了asep器件210将被使用，asep器件210必须从料带222上出，以使asep器件210单个化

一旦asep器件210被单个化，一壳体274能固定于asep器件210的连接器272，由此形成微型pdb260，如图5所示。应认识到的是，由于asep制造工艺220，壳体274的尺寸与壳体74、174的尺寸相比大大地缩小。

一微型pdb360的一第三实施例采用一asep制造工艺320部分地形成。关注图6，图6示出采用asep制造工艺320的一asep器件310的形成，其中形成的asep器件310随后用作微型pdb360的一部分。asep制造工艺320优选包括asep制造工艺20的步骤a至步骤k的各步骤，但是出于简明目的，图6未示出步骤a至步骤k的各步骤以及每一个步骤，这将在下面说明。

如图6所示，制造工艺320从开始步骤a。像制造工艺20一样，尽管由于正形成的asep器件310的尺寸，制造工艺320优选发生在一对卷盘之间，但应理解的是，asep器件310在到达收卷卷盘之前可能需要从料带322上移出(尽管asep器件310尺寸优选为在到达收卷卷盘之前从料带322上移除将会不要求)。在步骤a中，料带322的中间部被冲压(由此去除料带322的中间部的所不需要的部分)以形成一引线框328。引线框328以适于形成asep器件310的一所需的结构形成。引线框328优选包括端部324a、324b(理解的是，一个引线框328的端部324a、324b与相邻引线框328的端部324a、324b连续)、一对稳定部330a、330b(理解的是，一个引线框328的稳定部330a也将优选作为相邻引线框328的稳定部330b)，其中各稳定部330a、330b跨越在相反的端部324a、324b之间的距离(该端部324a、324b优选不经历步骤a的冲压)。相反的端部324a、324b和稳定部330a、330b由此大体形成限定它们之间的一开口332的一矩形框。

引线框328还优选包括多个指部334，所述多个指部334连接于相反的端部324a、324b和稳定部330a、330b的任一个并向内延伸到开口332中。在asep器件310的形成中，理解的是，一些指部334形成高电流接触件341而一些指部334形成接触插针342。

如图6所示，制造工艺320继续执行步骤b。在步骤b中，一基板338包覆成型于引线框328的多个指部334。基板338可具有设置成穿过其的多个开孔(未示出)，多个开孔优选露出指部334的不同部分(包括高电流接触件341的部分341a)。

制造工艺320继续执行步骤c、步骤d以及步骤e(图案化、金属沉积以形成迹线，并将迹线制成是导电的(进行烧结)以形成导电迹线)，且出于简明目的，并根据制造工艺20的前述说明，在图6中，步骤c形成一图案344，步骤d形成一迹线346而步骤e形成一导电迹线348。

如图6所示，制造工艺320继续执行步骤f。在步骤f中，通过施加一电压势于引线框328(引线框328经由内部汇流排电连接于迹线346/导电迹线348)并随后使引线框328、基板338和迹线346/导电迹线348暴露在一电镀浴槽中，迹线346/导电迹线348被电镀。电镀工艺不仅电镀迹线346/导电迹线348以形成电子电路迹线350，而且电镀引线框328以形成一电镀引线框354，电镀引线框354具有电镀指部356，电镀指部356具有电镀高电流接触件357(其中电镀高电流接触件357的部分357a经由基板338的开孔露出)以及电镀接触插针358。

制造工艺320继续执行步骤g和步骤h(设置阻焊掩膜和设置焊接膏)，但是图6未示出这些步骤。

如图6所示，制造工艺320继续执行步骤i。在步骤i中，电部件386电连接于电镀高电流接触件357的露出的部分357a和电子电路迹线350，这优选经由焊接发生。由此，电部件386直接安装于接触件35和迹线350，从而热和电气的路径具有非常低的热阻。如此，温度比一标准pcb上能被更好得多地控制。像制造工艺220中一样，电部件386优选包括至少一高功率fet，诸如由infineon制造并销售的那些。

制造工艺320继续执行步骤j，但是图6未示出该步骤。

如图6所示，制造工艺320继续执行步骤k。在步骤k中，一旦asep器件310形成，为了asep器件310将被使用，asep器件310必须从料带322上移出，以使asep器件310单个化。

一旦asep器件310被单个化，asep器件310能被组装/连接于一完全重新设计的连接器/壳体375，以形成微型pdb360。微型pdb360将具有与微型pdb260相比一甚至更小的脚位排列(footprint)/轮廓(profile)，微型pdb260与微型pdb60、160相比如前所已大大地减少。

图7和图8示出asep器件310的一优选构型。基板338形成有：多个散热鳍片388，相反于基板338的安装电部件386的一侧。基板338具有一前缘390、一后缘392以及第一和第二侧缘394、396。

图9和图10示出微型pdb360。如所示出的，连接器/壳体375包括asep器件310插入并被收容的一第一内部(未示出)。第一和第二侧缘394、396优选插入由连接器/壳体375限定的轨道部(未示出)中直到前缘390抵靠连接器/壳体375的一内部的壁(未示出)。第一内部具有一开口，从而使基板338的散热鳍片388露出。所述内部的壁将连接器/壳体375的第一内部与一第二内部398分隔。所述内部的壁具有延伸穿过其的多个开孔(未示出)，所述多个开孔使得电镀高电流接触件357和电镀接触插针358延伸进入第二内部398中。

如图10所示，一盖体400经由公知的手段能固定于连接器/壳体375，以封闭第一内部且本质上包封(encapsulate)asep器件310在其内。盖体400以及所述内部的壁可构造成使轨道部分别收容后缘392和前缘390，从而所述asep器件310在位置上稳定。一垫片402可设置在盖体400与连接器/壳体375之间，以相对外部器件密封asep器件310。

采用形成的微型pdb360，它能连接于一对接连接器500，由此提供一连接器组件600，其中对接连接器500构造成经由电镀高电流接触件357和电镀接触插针358电连接于微型pdb360。连接器组件600或者经由微型pdb360或者经由对接连接器500(或者二者，如果需要)以各种公知的方式能安装在一车辆内、典型地安装于一面板。

总的来说，微型pdb360比公知的标准pdb小约55％和轻约60％。

应注意的是，asep器件310的基板338可形成为不具有散热鳍片388。在这样一种情况下，连接器/壳体375可能需要修改，从而使得散热鳍片388露出的连接器/壳体375的开口会被取消。

还应注意的是，示出在图6至图9中的asep器件310示出具有两个电镀高电流接触件357，而图10示出具有三个电镀高电流接触件357。如此，应理解的是，asep器件310可依照需要具有任何数量的电镀高电流接触件357。

除了高功率fet以外，asep器件210、310的电部件286、386还可优选包括用于局域互连网络(lin)控制的能对各种功能进行编程的一内部的微处理器。

asep器件110、210、310中的每一个存在的基板138、238、338还可有利地由一导热的液晶聚合物(lcp)形成。通过由导热的lcp制成基板138、238、339，电子部件的热负载在asep器件110、210、310中且由此在微型pdb160、260、360中能显著地减少。

在此引用的包括出版物、专利申请以及专利的所有参考文献在此通过援引而同等程度地合并，就像各个参考文献单独且具体指出为通过援引合并且其整体上被阐述的一样。

在说明本发明的上下文中(尤其是在所附权利要求的上下文中)，术语“一(用于辅音前)”及“一(用于元音前)”和“所述”以及“至少一个”和类似的指称(referents)的使用将解释为涵盖单数和复数形式，除非本文另有说明或上下文明确否认。后随一个或多个物品的一列表的术语“至少一个”的使用(例如“a和b中的至少一个”)将解释为指的是从所列的物品中选择的一个物品(a或b)或所列的物品中的两个或更多个的任意组合(a和b)，除非另有说明或上下文明确否认。除非另有说明，术语“包括”、“具有”、“包含”以及“含有”将被解释为开放性术语(即意味着“包括但不限于”)。本文中引用的数值范围仅旨在作为一种将落入在该范围内的各单值独立参照的简略方式，除非本文另有说明，且各单值合并到本说明书中，就像它独立在本文中被引用一样。此处说明的所有工艺可以以任何合适的顺序执行，除非本文另有说明或上下文明确否认。本文提供的任一和所有的例子或示范性的语言(例如“诸如”)的使用旨在仅更好地解释本发明且不是对本发明的范围进行限制，除非另有主张。在本申请中没有任何语言应被解释为表明任何未主张的部件对实践本发明是必不可少的(essential)。

本文说明了本发明的优选实施例，包括发明人了解的实现本发明的最佳实施方式。对于本领域普通技术人员而言，通过阅读前述说明，这些优选实施例的变型可能变得显而易见。发明人期望本领域普通技术员合适地使用这些变型，并且发明人意指本发明将在除了本文具体说明的之外的方法实施。因此，在适用法律允许的情况下，本发明包括随附权利要求引用的主题的所有修改及等同物。此外，上述部件在其所有可能的变型下的任何组合将包括在本发明内，除非另有说明或上下文明确否认。