用于改善衰减器电路中的降Q损耗和相位平衡的设备和方法与流程

本申请要求2016年7月15日提交的标题为“attenuatorde-qinglossimprovementandphasebalance”(代理人案卷号per-179-pap)的美国专利申请第15/212,025号的优先权。本申请可以与2016年7月15日提交的标题为“hybridcouplerwithphaseandattenuationcontrol”(代理人案卷号per-178-pap)并转让给本公开的受让人的美国专利申请第15/212,046号相关联，两者的内容通过引用整体并入本文。

本文描述的各种实施方式一般地涉及用于改善衰减器电路的降q(de-qing)损耗和相位平衡的系统、方法和设备。

背景技术：

各种装置通过使用切换的并联电阻可以在参考模式与衰减模式之间切换。例如，π垫(pad)衰减器可以包括π垫分支上的晶体管，以将分支中的每一个从“衰减模式”(接通)到“参考模式”或“浮置模式”(关断)接通和关断。理想情况下，在晶体管导通的情况下，输入信号在节点处仅看到并联电阻，而在晶体管截止的情况下，输入信号在节点处仅看到开路。然而，处于截止状态的晶体管不是完美的开路：它们具有小的内部电导和电容。被称为寄生电容的电容对于包含高频分量的信号特别关注，因为频率保持增加，所以电容开始像所需的那样作用为短路而不是开路。由于它更加变得短路，所以现在通过rf信号看到任何内部电阻/电导。但最有害的是，意图左浮置的衰减电阻器现在通过信号路径被看到，并且导致对系统的损耗。寄生电容与内部和外部电阻(衰减)串联引起的插入损耗随着频率的增加而增加。这种插入损耗可以被认为使电路“降q”，因为它降低了q(增益)值。另外，随着信号频率的增加，具有并联电阻的寄生电容会使相位不平衡越发降低。对于较低的频率，这些损耗可能在可接受的范围内，因此对于某些设计可以忽略；然而，对于高频电路，降q和相位不平衡可能是一个问题。

技术实现要素：

根据本公开的第一方面，公开了一种电路，包括：电阻元件，其连接至输入端子；初级开关元件，其与电阻元件串联；以及分流开关元件，其跨电阻元件放置使得分流开关元件会使电阻元件周围的电流短路；其中，所述分流开关元件被配置成在所述初级开关元件断开时闭合，并且所述分流开关元件被配置成在所述初级开关元件闭合时断开。

根据本公开的第二方面，公开了一种降低电路的降q损耗的方法，所述电路包括连接至输入信号的电阻元件和与电阻元件串联的初级开关元件和跨电阻元件的分流开关元件，该方法包括：当初级开关元件闭合时，断开分流开关元件；以及当初级开关元件断开时，闭合分流开关元件。

根据本公开的第三方面，一种多相滤波器电路，该电路包括：并联滤波器元件，其包括电阻器和电容器；初级开关，其与电阻器和电容器串联；以及分流开关，其与电阻器和电容器并联，该分流开关被配置成在分流开关闭合时使跨电阻器和电容器的组合短路。

根据本公开的第四方面，公开了一种制造使降q损耗降低的可切换衰减电路的方法，该方法包括：提供电阻元件，其与信号输入端子并联；提供初级开关元件，其与电阻元件串联；以及提供分流开关元件，其跨电阻元件放置使得分流开关元件会使电阻元件周围的电流短路；该电路被配置成使得分流开关元件当初级开关元件断开时闭合，并且分流开关元件当初级开关元件闭合时断开。

在附图和以下说明中阐述了本发明的一个或更多个实施方式的细节。根据说明书和附图并且根据权利要求书，本发明的其他特征、目的和优点将是明显的。

附图说明

附图被并入并且构成本说明书的一部分，附图示出了本公开的一个或更多个实施方式，并且与示例性实施方式的描述一起用于解释本公开的原理和实现。

图1示出了现有技术的切换π衰减器垫。

图2a和图2b示出了具有开关分流电阻器的切换π衰减器垫的示例。图2a示出了不平衡的π衰减器垫，而图2b示出了平衡的π衰减器垫或o垫。

图3示出了具有开关分流电阻器的单刀多掷吸收式开关的示例。

图4示出了具有开关分流电阻器的切换t形衰减器垫的示例。

图5示出了具有开关分流电阻器的切换l衰减器垫的示例。

图6示出了具有开关分流电阻器的切换平衡衰减器的示例。

图7示出了具有开关分流电阻器的切换反射衰减器的示例。

图8示出了具有开关分流电阻器的分布式衰减器的示例。

图9示出了比较具有与不具有开关分流电阻器的分布式衰减器之间的插入损耗的示例图。

图10示出了比较具有与不具有开关分流电阻器的分布式衰减器之间的相位平衡的示例图。

图11示出了比较具有和不具有开关分流电阻器的常规衰减器的插入损耗的示例图。

图12示出了比较具有和不具有开关分流电阻器的常规衰减器的相对衰减的示例图。

图13a至图13d示出了用于在衰减模式和参考模式下具有和不具有分流开关的π衰减垫实施方式的rc电路等效物。

图14示出了具有开关分流rc元件的可切换多相滤波器的示例。

图15示出了具有开关分流rc部件的可切换多相滤波器的第二示例。

在各个附图中，相同的附图标记和名称指示相同的元件。

具体实施方式

图1示出了通常用于降低信号电平的已知π(π)垫衰减器电路的示例。电路的串联电阻(110)可以受可切换并联电阻(120)的影响，可切换并联电阻(120)由与那些电阻(120)串联设置的开关(130)控制。这些开关可称为“初级开关”或“电阻器开关”。因为开关具有固有电容，所以当该分支的开关(130)关断(即，置于参考模式)时，电路的每个分支(140)具有电阻(152)与电容器(153)串联的等效电路(150)。通常，等效电阻(152)将近似等于并联电阻(120)，因为开关(130)的固有电阻通常可忽略。这具有使电路在高频下降q的效果——交流电流(“ac”)的增加部分丢失。此外，从该无意的滤波器元件产生相位不平衡。电路中开关的常见实现是单个场效应晶体管(fet)，尽管可以使用其他开关装置。虽然在所提供的示例中示出或讨论了单个fet，但是普通技术人员将理解，可以用fet堆替代单个fet，从而在不改变本发明的基本性质的情况下增加功率处理、线性度和其他因素。

图2a示出了具有切换电阻的π垫衰减器电路(降q损耗降低系统)的示例，以减轻衰减器的降q并降低较高频率下的相位不平衡。当分支的初级开关(230)关断(参考模式)时，与分支电阻(220)并联的另一个开关(225)接通，产生跨电阻(220)的短路。该其他开关可以称为“分流开关”。分支(240)的等效电路(250)是根据初级开关(230)的电容(253)与电阻(252)串联，电阻(252)具有跨其的短路(255)。这样形成了几乎没有电阻的等效rc滤波器。当衰减器处于参考模式时，这可以降低高频损耗和相位不平衡。为了返回衰减模式，初级开关(230)接通并且分流开关(225)关断，使得等效电路恰为接地/低电压电阻。这降低了参考模式下的插入损耗，并且用作参考和衰减路径的相位平衡器。它还可以在存在接地电感的情况下改善高频衰减。两个分支的分流开关(225)的栅极电压可以联结至相同的电压输入，以同时使跨两个并联电阻器(220)短路。π垫衰减器是不平衡衰减器：相同的降q损耗降低原理可以应用于π垫衰减器的平衡形式，即o垫衰减器，例如图2b中所示的分离o垫衰减器。电阻器分流的使用改善了共模和差模衰减两者。

在一个实施方式中，开关(225，230)是mosfet晶体管，并且分流开关(225)的栅极宽度(w)小于初级开关(230)的w。例如，分流开关(225)的w可以是初级开关(230)的w的1/4。在一个实施方式中，开关(225，230)具有相同的堆叠尺寸。并且可以选择这种方式以在期望的频率下实现期望的性能。

降q损耗降低系统可以应用于其他衰减电路。本文提供了一些但非全部的示例。该系统还可以应用于其他电路，这些电路切换电阻以实现衰减、滤波或信号吸收，并且可以在高频下经历降q。降q损耗降低系统的应用在简化了晶体管的添加的cmos集成电路中特别有效。

图3示出了降q损耗降低系统、spdt(单刀双掷)rf(射频)开关的示例。开关在将公共rf端口(300)连接至第一端口(301)与第二端口(302)之间切换，并且发生在非连接端口上的任何功率通过电阻器(320-a或320-b)来吸收。然后，通过分流开关325-b或325-a使连接端口电阻器(320-b或320-a)短路。例如，如果spdt开关(330)将第一端口(301)连接至公共端口(300)并且将第二端口(302)连接至电阻器(320-b)，则相应的分流开关(325-b)将关断，使得第二端口(302)能够看到电阻，而另一个分流开关(325-a)将接通，使跨未使用的电阻器(320-a)短路，从而降低由spdt开关的用作高频信号下的短路的断开端的固有电容引起的降q损耗，使得功率能够通过并联电阻被衰减。相同的原理适用于spnt(单刀多掷)电路，或吸收式开关电路的刀和掷的任意组合。

图4示出了降q损耗降低系统、t形(t)垫衰减器电路的示例，该t形(t)垫衰减器电路的工作原理与跨并联电阻的短路相同。注意，初级开关(430)的栅极电压与分流开关(425)的栅极电压相反，因为它们的导通和截止状态在操作中彼此相反。

图5示出了l垫衰减器的示例，其工作原理与π垫衰减器相同，但仅具有一个分支(540)。

图6示出了具有平衡衰减电路的降q损耗降低系统的示例。分支(640)可以置于在正交耦合器(681，682)之间延伸的电阻元件(671)之间。

图7示出了用于反射衰减器的降q损耗降低系统的示例。分支(740)连接至正交耦合器(780)的端子，以提供可变衰减。注意，通过将多个分支连接至同一端子，降q损耗被最大化。

图8示出了用于分布式衰减器的降q损耗降低系统的示例。分支(840)被添加在共面波导(810)之间，其中每个分支添加有电感器(880)，共面波导(810)在端负载元件(820)之间传导信号。在该示例中，共面波导(810)被示出为传输线，但是也可以使用其他类型的传输线，例如微带或带状线。

图9示出了图8的分布式衰减器的插入损耗(il)与信号频率的示例图。不使用用于跨分支的电阻分流的开关(开关在参考模式下保持断开)的衰减器的il被示出为随着频率增加而减小的信号功率(910)。相比之下，利用用于跨电阻分流的开关的系统被示出为以较低的速率递减(920)。随着频率的增加，两个系统之间il的差(930)趋于增加，至少达到一个点。

图10示出了图8的分布式衰减器的相位不平衡与信号频率的示例图。不使用用于跨电阻分流的开关的衰减器的相移(1010)随着频率的增加而增加。具有由降q损耗降低系统分流的电阻的系统的相移(1020)以显著更低的速率增加。

图11示出了具有电阻分流(1120)和没有电阻分流(1110)的常规衰减器的插入损耗与频率的示例图。可以看出，对于降q损耗降低系统的插入损耗得到改善。图12示出了与图11中所使用的相同的常规衰减器的相对衰减的示例图。没有跨电阻的分流开关(1210)的衰减器的相对衰减以比具有分流开关(1220)的衰减器的相对衰减更快的速率增加。可以看出，在具有分流开关配置的情况下，期望的4db[+/-0.5db]性能直至35ghz仍被实现，然而，没有分流开关配置的情况仅达到25ghz。

图13a示出了在衰减模式下没有降q损耗降低分流开关的如π垫衰减电路的等效电路图。图13b示出了在参考模式下没有降q损耗降低分流开关的如π垫衰减电路的等效电路图。图13c示出了在衰减模式下具有降q损耗降低分流开关的如图2a的π垫衰减电路的等效电路图。图13d示出了在参考模式下具有降q损耗降低分流开关的如图2a所示配置的π垫衰减电路的等效电路图。在每种情况下输入阻抗(“zin”)(1300-za，1300-zb，1300-zc，1300-zd)被认为是电路的分支(1340-a，1340-r，1345-a，1345-r)。

对于衰减模式下的非分流情况，分支(1340-a)具有起两个等效电阻、即处于闭合状态的初级开关的电阻(1330-r)和衰减电阻器(1320-r)的作用的zin(1300-za)，如图13a所示。在参考模式下，分支(1340-r)具有起处于断开状态的初级开关的电容(1330-c)和衰减电阻器(1320-r)的作用的zin(1300-zb)，如图13b所示。除了非常低的频率之外，这些模式之间的转换将导致相移。

然而，对于分流电阻情况，可以大大减小由衰减模式与参考模式之间的转换引起的相移。如图13c所示，分支(1345-a)的zin(1300-zc)是处于闭合状态的初级开关的电阻(1330-r)、衰减电阻(1320-r)和处于断开状态的分流开关的电容(1325-c)的作用。当转换到参考模式时，分支(1345-r)的zin(1300-zd)是处于断开状态的初级开关的电容(1330-c)、衰减电阻器(1320-r)和处于闭合状态的分流开关的电阻(1325-r)的作用。通过适当选择分流开关尺寸，可以在一定频率范围内使衰减模式(1300-zc)和参考模式(1300-zd)中的分流臂阻抗zin彼此接近。这将降低改变模式时引起的相移。

图14示出了多相滤波器的示例。通过适当选择电路的电阻和电容值，输出(1402，1403)可以成为输入(1401)信号的相位偏移值。

图15示出了可调谐多相滤波器的示例，其中，滤波器的rc值可以通过开关任意选择，允许不同的相位偏移。一个rc分量(区域1530的内部)被分流(1525)，同时关断以降低降q损耗，并且多相滤波由另一个rc分量(区域1530外部)完成。这只是滤波器的一个实施方式：所提出的构思应当对任何使用切换电阻来改变滤波器特性的滤波系统有效。

制造技术和选项

本文中的术语“开关”包括具有电子(或光学)可控电阻的任何技术，该技术可以在非常短的时间段内在断开(非常高电阻)状态与闭合(非常低电阻)状态之间切换，其表现出处于断开状态的电容。该功能可以由机械开关、晶体管(诸如mosfet或mesfet)或小型机械开关(诸如微机电系统(mems)开关)来执行。

术语“mosfet”在技术上是指金属氧化物半导体；mosfet的另一同义词是用于金属绝缘体半导体fet的“misfet”。然而，“mosfet”已成为大多数类型的绝缘栅fet(“igfet”)的通用标签。尽管如此，公知的是，名称mosfet和misfet中的术语“金属”现在通常是误称，因为先前的金属栅极材料现在通常是多晶硅层(多晶硅)。类似地，名称mosfet中的“氧化物”可能是误称，因为在以较小施加电压获得强通道的目的下使用了不同的介电材料。因此，在本文中使用的术语“mosfet”不应当从字面上理解为限制于金属氧化物半导体，而是一般包括igfet。

对于本领域的普通技术人员应当明显的是，可以实现本发明的各个实施方式以满足各种各样的规格。除非以上另有说明，否则选择合适的部件值是设计选择的问题，并且本发明的各种实施方式可以以任何合适的ic技术(包括但不限于mosfet和igfet结构)或以混合或分立电路形式来实现。集成电路实施方式可以使用包括但不限于标准体硅、绝缘体上硅(soi)、蓝宝石上硅(sos)、gaasphemt和mesfet技术的任何合适的衬底和工艺来制造。然而，上述发明构思在基于soi的制造工艺(包括sos)和具有类似特性的制造工艺下是特别有用的。soi或sos上cmos的制造实现了低功耗、由于fet堆而在操作期间经受高功率信号的能力、良好的线性度和高频操作(超过约10ghz，特别是高于约20ghz)。单片ic实现方式特别有帮助，这是因为通常可以通过仔细设计将寄生电容保持得很低。

可以取决于特定规格和/或实现技术(例如nmos、pmos或cmos以及增强模式或耗尽模式晶体管装置)来调整电压电平或者使电压和/或逻辑信号极性反转。可以例如通过调整装置尺寸、将部件(特别是fet)串联“堆叠”以经受较大的电压以及/或者并联使用多个部件来处理较大的电流来根据需要调整部件电压、电流和功率处理能力。可以添加另外的电路部件来提高所公开的电路的能力以及/或者在不显著更改所公开的电路的功能的情况下提供附加的功能。

已经描述了本发明的多个实施方式。应当理解，可以在不脱离本发明的精神和范围的情况下进行各种修改。例如，上述步骤中的一些可以是与顺序无关的，因此可以以与所描述的顺序不同的顺序来执行。此外，上述步骤中的一些可以是可选的。关于上述方法描述的各种动作可以以重复的、连续的或并行的方式执行。应当理解，前面的描述旨在说明而不是限制本发明的范围，本发明的范围由所附权利要求书的范围限定，并且其他实施方式在权利要求书的范围内。