印刷电路板及其制造方法与流程

本发明涉及印刷电路板及其制造方法。

本申请要求2016年10月12日提交的日本专利申请no.2016-201012的优先权，并且该日本专利申请的全部内容通过引用并入本文。

背景技术：

随着电子器件的尺寸和重量的减小，印刷电路板已被广泛使用。这种印刷电路板通常具有如下结构：其中，在包含聚酰亚胺等作为主要成分的基膜上形成有导电图案，并且导电图案被诸如阻焊剂等的绝缘层覆盖(参见日本未审查专利申请公开no.2013-004625)。

引用列表

专利文献

ptl1：日本未审查专利申请公开no.2013-004625

技术实现要素：

根据本发明的实施例的印刷电路板包括：基膜，其具有绝缘特性；导电图案，其堆叠在基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及绝缘层，其覆盖基膜的外表面和导电图案的外表面，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，并且在截面图中彼此相邻的多个配线部分之间的绝缘层的填充面积比率为95％以上。

根据本发明的实施例的用于制造印刷电路板的方法，包括：堆叠步骤，将导电图案堆叠在基膜的至少一个表面侧上，基膜具有绝缘特性，导电图案包括布置成彼此相邻的多个配线部分；层叠步骤，将绝缘膜层叠在基膜的外表面和导电图案的外表面上；以及真空热压步骤，对层叠有绝缘膜的堆叠体进行真空热压，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度。

附图说明

图1是根据本发明的实施例的印刷电路板的示意性截面图。

图2是示出根据本发明的实施例的用于制造印刷电路板的方法的流程图。

具体实施方式

[本公开要解决的问题]

近年来，随着电子器件的尺寸的进一步减小，印刷电路板的配线密度也在增加。配线密度的增加使得配线间距(间隔)极小。因此，在现有的印刷电路板中，可能在基膜的表面附近产生配线线路之间没有填充绝缘层的区域，这可能导致配线线路之间的不充分的绝缘特性。

鉴于上述情况做出了本发明。本发明的目的是提供一种具有相对高的配线密度并在配线线路之间具有良好的绝缘特性的印刷电路板以及一种用于制造印刷电路板的方法。

[本公开的有益效果]

本发明的印刷电路板和用于制造印刷电路板的方法能够改善配线密度以及配线线路之间的绝缘特性两者。

[本发明的实施例的描述]

根据本发明的实施例的印刷电路板包括：基膜，其具有绝缘特性；导电图案，其堆叠在基膜的至少一个表面侧上，并且包括布置成彼此相邻的多个配线部分；以及绝缘层，其覆盖基膜的外表面和导电图案的外表面，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度，并且在截面图中彼此相邻的多个配线部分之间的绝缘层的填充面积比率为95％以上。

印刷电路板具有在上述范围内的配线部分的平均间距和平均高度并具有相对高的配线密度，而印刷电路板在配线部分之间的绝缘层的填充面积比率为95％以上，因此也具有良好的绝缘特性。也就是说，印刷电路板具有相对高的配线密度以及配线线路之间的良好绝缘特性。

每个配线部分的外表面与绝缘层的外表面之间的平均最小距离优选地大于0且为20μm以下。当每个配线部分与绝缘层之间的平均最小距离在上述范围内时，可以在不增加绝缘层厚度和延伸印刷电路板厚度的情况下维持绝缘特性。

绝缘层优选地是阻焊剂。当使用阻焊剂作为绝缘层时，可以以上述填充面积比率容易且可靠地执行绝缘层的填充。

根据本发明另一实施例的用于制造印刷电路板的方法包括：堆叠步骤，将导电图案堆叠在基膜的至少一个表面侧上，基膜具有绝缘特性，导电图案包括布置成彼此相邻的多个配线部分；层叠步骤，将绝缘膜层叠在基膜的外表面和导电图案的外表面上；以及真空热压步骤，对层叠有绝缘膜的堆叠体进行真空热压，其中，多个配线部分具有1μm以上且20μm以下的平均间距以及30μm以上且120μm以下的平均高度。

根据用于制造印刷电路板的方法，通过在将绝缘膜层叠在导电图案的外表面上之后进行真空热压，具有相对高的配线密度的配线部分之间的间隙能够容易且可靠地被绝缘层填充。因此，用于制造印刷电路板的方法能够提供具有相对高的配线密度和良好的绝缘特性的印刷电路板。

在真空热压步骤中，加热温度优选为50℃以上且150℃以下，并且加压时间优选为5秒以上且20秒以下。当真空热压中的加压温度和时间在上述范围内时，配线部分之间的间隙能够容易且可靠地被绝缘层填充。

术语“填充面积比率”意味着：在与配线部分的纵向垂直的截面中，在与印刷电路板的表面平行的方向上位于彼此相邻的配线部分的侧边缘之间的区域中，填充有绝缘层的面积相对于该区域的整个面积的比率。

[本发明的实施例的细节]

在下文中，将参考附图详细地描述根据本发明的实施例的印刷电路板和用于制造印刷电路板的方法。关于根据该实施例的印刷电路板的术语“正和背”，在印刷电路板的厚度方向上，堆叠有导电图案的一侧被称为“正”，而与堆叠有导电图案的一侧相反的另一侧被称为“背”，并且这些正和背并不意味着是相对于印刷电路板的使用状态而言的印刷电路板的正和背。

[印刷电路板]

图1所示的印刷电路板主要包括具有绝缘特性的基膜1、堆叠在基膜1的一个表面侧(正表面侧)上的导电图案2、以及覆盖基膜1的外表面和导电图案2的外表面的绝缘层3。

<基膜>

基膜1是由合成树脂制成并具有电绝缘特性的层。基膜1还用作上面形成有导电图案2的基底。基膜1可以具有柔性，在这种情况下，印刷电路板用作柔性印刷电路板。

基膜1的材料没有特别限制，只要该材料具有绝缘特性即可。可以使用具有低介电常数并形成为片状形状的合成树脂膜。合成树脂膜的主要成分的实例包括聚酰亚胺、聚对苯二甲酸乙二醇酯、液晶聚合物和氟树脂。术语“主要成分”是指具有最高含量的成分，例如，在该材料中具有50质量％(％bymass)以上含量的成分。

基膜1的平均厚度的下限优选为5μm并且更优选为10μm。基膜1的平均厚度的上限优选为50μm并且更优选为40μm。当基膜1的平均厚度小于该下限时，基膜1可能具有不充分的绝缘强度。当基膜1的平均厚度超过该上限时，印刷电路板的厚度可能不必要地增加。

<导电图案>

导电图案2是由具有导电性的材料制成的层，并且包括布置成彼此相邻的多个配线部分2a。配线部分2例如是形成线圈图案的配线线路。导电图案2可以包括除配线部分2a之外的图案，例如，焊盘部分的图案等。导电图案2可以直接堆叠在基膜1的表面上或者在它们之间具有粘接剂层。

导电图案2的材料(主要成分)没有特别限制，只要该材料具有导电性即可。该材料优选地具有低电阻。导电图案2可以由例如铜或银形成。导电图案2可以镀有例如金、银、锡或镍。

多个配线部分2a的平均间距d1的下限为1μm，更优选为3μm，并且还更优选为5μm。另一方面，多个配线部分2a的平均间距d1的上限为20μm，更优选为15μm，并且还更优选为10μm。当多个配线部分2a的平均间距d1小于该下限时，配线部分2a之间可能发生短路。相反，当多个配线部分2a的平均间距d1超过该上限时，可能不满足对配线密度的要求。另外，配线部分2a之间的间隙也可以通过现有方法容易地被绝缘层填充，因此可能无法充分地实现本发明的有益效果。术语“多个配线部分的平均间距”是指：通过将在与配线部分的纵向垂直的截面中彼此相邻的配线部分的相面对的侧边缘之间的最小距离在配线部分的纵向上取平均值而确定的值。

多个配线部分2a的平均高度h的下限为30μm，更优选为35μm，并且还更优选为40μm。另一方面，多个配线部分2a的平均高度h的上限为120μm，更优选为100μm，并且还更优选为80μm。当多个配线部分2a的平均高度h小于该下限时，随着配线密度的增加，配线部分2a可能具有过高的电阻。另外，配线部分2a之间的间隙也可以通过现有方法容易地被绝缘层填充，因此可能无法充分地实现本发明的有益效果。相反，当多个配线部分2a的平均高度h超过该上限时，印刷电路板的厚度可能不必要地增加。术语“多个配线部分的平均高度”是指：通过将在与配线部分的纵向垂直的截面中每个配线部分的最大高度在配线部分的纵向上取平均值而确定的值。

多个配线部分2a的平均宽度的下限优选为10μm，更优选为15μm，并且还更优选为20μm。另一方面，多个配线部分2a的平均宽度的上限优选为40μm，更优选为35μm，并且还更优选为30μm。当多个配线部分2a的平均宽度小于该下限时，可能发生制造上的困难。相反，当多个配线部分2a的平均宽度超过该上限时，可能不满足对配线密度的要求。术语“多个配线部分的平均宽度”是指：通过将在与配线部分的纵向垂直的截面中每个配线部分的底表面(与基膜的界面)的宽度在配线部分的纵向上取平均值而确定的值。

多个配线部2a的平均纵横比的下限优选为1.2，更优选为1.4，并且还更优选为1.6。另一方面，多个配线部2a的平均纵横比的上限优选为5.0，更优选为4.0，并且还更优选为3.0。当多个配线部分2a的平均纵横比低于该下限时，可能不满足对配线密度的要求。相反，当多个配线部分2a的平均纵横比超过该上限时，可能发生制造上的困难。术语“多个配线部分的纵横比”是指平均高度h与平均宽度的比率。

多个配线部2a的平均高度h与平均间距d1的比率(h/d1)的下限优选为2.0，更优选为3.0，并且还更优选为4.0。另一方面，比率(h/d1)的上限优选为12.0，更优选为10.0，并且还更优选为8.0。当比率(h/d1)低于该下限时，可能不满足对配线密度的要求。相反，当比率(h/d1)超过该上限时，印刷电路板的厚度可能不必要地增加。

在形成线圈图案的配线部分2a中，多个配线部分2a的截面面积(平均宽度、平均高度和平均纵横比)优选地彼此相等。

如图1所示，每个配线部分2a在基膜1侧上的底表面部分上具有宽度朝向基膜1逐渐减小的渐缩部分。该渐缩部分是当通过在用半加成法(semi-additivemethod)形成的图案上进一步执行二次电镀形成配线部分2a时通过二次电镀而形成的。特别地，在这样的配线部分2a中，渐缩部分不可能被绝缘层填充，并且在渐缩部分中容易形成空隙。

<绝缘层>

绝缘层3是主要保护印刷电路板中的导电图案2的层。绝缘层3的材料没有特别限制，只要该材料具有绝缘特性即可。可以使用的材料的实例包括含有作为主要成分的树脂(如聚酰亚胺、环氧树脂、酚醛树脂、丙烯酸树脂、聚酯、热塑性聚酰亚胺、聚对苯二甲酸乙二醇酯、氟树脂或液体-晶体聚合物)的材料。其中，热塑性树脂是优选的。特别地，使用阻焊剂作为绝缘层3使得能够通过下述制造方法容易地形成绝缘层3。此外，绝缘层3优选地通过层叠树脂膜而形成。

用作绝缘层3的主要成分的树脂的熔点或在不存在熔点时的玻璃化转变点(在下文中，也称为“熔点或玻璃化转变点t”)的下限优选为30℃，更优选为40℃，并且还更优选为50℃。另一方面，熔点或玻璃化转变点t的上限优选为200℃，更优选为190℃，并且还更优选为180℃。当熔点或玻璃化转变点t低于下限时，绝缘层3可能具有不充分的耐热性。另一方面，当熔点或玻璃化转变点t超过上限时，可能难以实现下述填充面积比率。术语“熔点”意味着根据jis-k-7121(2012)通过差示扫描量热计(dsc)测量的熔点峰值。术语“玻璃化转变点”意味着根据jis-k-7121(2012)通过差示扫描量热计(dsc)测量的中点玻璃化转变点。

在截面图中彼此相邻的多个配线部分2a之间的绝缘层3的填充面积比率的下限为95％，更优选为98％，并且还更优选为99％。此外，填充面积比率优选为100％，也就是说，绝缘层3与基膜1之间基本上不存在空隙(气泡)。

绝缘层3的平均厚度(从基膜1的正表面到绝缘层3的外表面的平均距离)的下限优选为40μm，更优选为50μm，并且还更优选为60μm。另一方面，绝缘层3的平均厚度的上限优选为90μm，更优选为80μm，并且还更优选为70μm。当绝缘层3的平均厚度小于该下限时，绝缘特性可能变得不充分。相反，当绝缘层3的平均厚度超过该上限时，印刷电路板的厚度可能不必要地增加。

每个配线部分2a的外表面与绝缘层3的外表面之间的平均最小距离d2大于0。平均最小距离d2的下限优选为0.1μm，更优选为0.5μm，并且还更优选为1μm。另一方面，平均最小距离d2的上限优选为20μm，更优选为15μm，并且还更优选为10μm。当平均最小距离d2小于该下限时，绝缘特性可能变得不充分。相反，当平均最小距离d2超过该上限时，印刷电路板的厚度可能不必要地增加。也就是说，当印刷电路板中的平均最小距离d2在上述范围内时，整个印刷电路板的厚度可以减小，同时由于绝缘层3而维持绝缘特性。术语“每个配线部分的外表面与绝缘层的外表面之间的平均最小距离”是指：通过将绝缘层的外表面与每个配线部分的位于基膜相反侧上的表面之间的最小距离在配线部分的纵向上取平均值而确定的值。

[用于制造印刷电路板的方法]

如图2所示，用于制造印刷电路板的方法主要包括：堆叠步骤s1，将导电图案堆叠在基膜的至少一个表面侧上，基膜具有绝缘特性，导电图案包括布置成彼此相邻的多个配线部分；层叠步骤s2，将绝缘膜层叠在基膜的外表面和导电图案的外表面上；以及真空热压步骤s3，对层叠有绝缘膜的堆叠体进行真空热压。

<堆叠步骤>

在堆叠步骤s1中，将包括布置成彼此相邻的多个配线部分的导电图案堆叠在基膜的至少一个表面侧上。可以使用已知方法作为堆叠导电图案的方法。可以使用减成法、半加成法等。特别地，通过使用半加成法可以高效地获得具有高配线密度的导电图案。

<层叠步骤>

在层叠步骤s2中，将形成绝缘层的绝缘膜层叠在堆叠步骤s1中获得的并包括基膜和导电图案在内的堆叠体的外表面上。该绝缘膜的主要成分可以与印刷电路板的绝缘层的主要成分相同。该绝缘膜优选地具有柔性。

根据导电图案的厚度和要形成的绝缘层的厚度适当地设计绝缘膜的平均厚度。平均厚度的下限优选为30μm，并且更优选为40μm。

另一方面，绝缘膜的平均厚度的上限优选为80μm，并且更优选为60μm。

<真空热压步骤>

在真空热压步骤s3中，对在层叠步骤s2中通过在包括基膜和导电图案的堆叠体上层叠绝缘膜而获得的所得产品进行真空热压。该真空热压可以通过已知的压力机来执行。对于连续片状堆叠体以批量方式执行真空热压。

真空热压中的加热温度的下限优选为50℃，更优选为60℃，并且还更优选为70℃。另一方面，加热温度的上限优选为150℃，更优选为130℃，并且还更优选为110℃。

真空热压中的加热时间的下限优选为5秒，并且更优选为8秒。另一方面，加热时间的上限优选为20秒，并且更优选为15秒。

当加热温度或加热时间小于下限时，配线部分之间的间隙未被绝缘层充分地填充，这可能导致绝缘特性降低。相反，当加热温度或加热时间超过上限时，例如，基膜可能变形或劣化。

真空热压中的加压压力的下限优选为0.3mpa，更优选为0.4mpa，并且还更优选为0.5mpa。另一方面，加压压力的上限优选为1.3mpa，更优选为1.2mpa，并且还更优选为1.1mpa。当加压压力低于下限时，配线部分之间的间隙未被绝缘层充分地填充，这可能导致绝缘特性降低。相反，当加压压力超过上限时，例如，基膜可能变形或破裂。

在真空热压步骤s3之后，可以执行在绝缘层中形成用于电连接的开口的步骤。当使用阻焊剂的干膜作为绝缘膜时，可以通过例如曝光和显影的步骤容易地形成开口。

<优点>

该印刷电路板具有在上述范围内的配线部分的平均间距和平均高度并具有相对高的配线密度，而该印刷电路板在配线部分之间的绝缘层的填充面积比率为95％以上，因此也具有良好的绝缘特性。也就是说，印刷电路板具有相对高的配线密度以及配线线路之间的良好的绝缘特性。另外，与通过涂覆绝缘油墨形成绝缘层的情况相比，用于制造印刷电路板的方法可以相对容易地提供这种印刷电路板。

由于可以提高印刷电路板中的配线密度，所以印刷电路板可以适合用作紧凑装置的致动器、天线、变压器等。

[其它实施例]

应理解的是，本文公开的实施例在所有方面仅是说明性的而非限制性的。本发明的范围不限于这些实施例的构造，并且由下面描述的权利要求限定。本发明的范围旨在覆盖权利要求的等同物的含义和范围内的所有修改。

在上述实施例中，已经描述了印刷电路板，该印刷电路板包括单个基膜和堆叠在基膜的一个表面上的单层导电图案。使导电图案堆叠在单个基膜的每个表面上的印刷电路板也在本发明的预期范围内。此外，印刷电路板可以是包括多个基膜的多层印刷电路板，每个基膜的一个或两个表面上具有导电图案。

印刷电路板的绝缘层可以通过涂覆和干燥树脂组合物(绝缘油墨)来形成。

附图标记列表

1基膜

2导电图案

2a配线部分

3绝缘层

s1堆叠步骤

s2层叠步骤

s3真空热压步骤