运算放大器和芯片的制作方法

本申请涉及电子
技术领域：
，尤其涉及一种运算放大器和芯片。
背景技术：
：运算放大器(operationalamplifier,opa)是模拟电路中最基础的模块。例如，运算放大器是积分器、滤波器、加法器、模数转化器中不可或缺的模块。在一些极端情形下，晶体管的性能会受到影响，从而导致运算放大器的速度或性能恶化。例如，工作温度变高或变低时，晶体管的阈值电压将随着温度降低或升高，从而可能导致晶体管的电压裕度不足，使晶体管不能维持工作在饱和区。或者，由于工艺差别或工作电压不稳定，也可能导致晶体管的电压裕度不足，从而影响运算放大器的性能。随着技术的发展和工艺的演进，对运算放大器的设计要求也越来越高。业界期望在一些极端情况下，运算放大器能保持良好的工作性能。技术实现要素：本申请提供一种运算放大器和芯片，能够改善运算放大器的性能。第一方面，提供了一种运算放大器，包括：差分放大电路，被配置为接收并放大输入电压，以产生输出电压，所述差分放大电路还被配置为接收反馈信号，所述反馈信号用于调整所述输出电压的共模电压；参考电压生成电路，被配置为检测所述运算放大器的状态信息，并根据所述状态信息生成参考电压，所述状态信息包括所述运算，放大器的温度和/或工作电压；共模反馈电路，被配置为接收所述输出电压以及所述参考电压，并根据所述输出电压以及所述参考电压向所述差分放大电路提供所述反馈信号。在本申请实施例中，通过为共模反馈电路提供根据温度和/或工作电压变化的参考电压，使得运算放大器的输出共模电压可以根据温度和/或工作电压进行调整，从而可以根据温度和/或工作电压灵活地、实时地调整运算放大器中的晶体管的电压裕度，改善运算放大器的工作性能。在一种可能的实现方式中，所述参考电压生成电路包括：第一偏置电路和第一金属氧化物半导体(metal-oxide-semiconductorfield,mos)管，所述第一偏置电路被配置为向所述第一mos管提供漏极电流，所述第一mos管的栅极与漏极短路连接，所述参考电压为所述第一mos管的漏极电压。在一种可能的实现方式中，所述参考电压生成电路包括：分压电路，所述分压电路位于所述工作电压与地之间，所述参考电压为所述分压电路的分压节点的电压。在一种可能的实现方式中，所述参考电压生成电路包括：第一偏置电路和第一mos管，所述第一偏置电路被配置为向所述第一mos管提供漏极电流，所述第一mos管的栅极与漏极短路连接；第一求和电路，所述第一求和电路的输入端被配置为分别接收所述第一mos管的漏极电压和所述工作电压，所述参考电压为所述第一求和电路的输出端的电压。在一种可能的实现方式中，所述第一mos管与所述运算放大器中的其他mos管的工艺相同。在本申请实施例中，由于第一mos管与运算放大器中的其他mos管的工艺相同，从而工艺变化也可以体现在参考电压中，因此，运算放大器能够根据工艺调整运算放大器中的晶体管的电压裕度，改善运算放大器的工作性能。在一种可能的实现方式中，所述共模反馈电路包括：第二求和电路，被配置为接收所述输出电压，并根据所述输出电压产生所述共模电压；第一电平切换电路，被配置为接收所述共模电压，对所述共模电压进行变换，得到第一电压；第二电平切换电路，被配置为接收所述参考电压，对所述参考电压进行变换，得到第二电压；放大电路，包括输入对管和输出端，所述输入对管中的第二mos管的栅极被配置为接收所述第一电压，所述输入对管中的第三mos管的栅极被配置为接收所述第二电压，所述放大电路的输出端被配置为生成所述反馈信号；其中，所述第一电平切换电路输出的所述第一电压使得所述第二mos管工作在饱和区，所述第二电平切换电路输出的所述第二电压使得所述第三mos管工作在饱和区。在本申请实施例中，通过在共模反馈电路中设置第一电平切换电路和第二电平切换电路，对共模反馈电路的输入电压进行电平切换，以保障共模反馈电路中的放大电路的工作性能，从而改善运算放大器的工作性能。在一种可能的实现方式中，所述差分放大电路包括k级放大电路，其中第k-1级放大电路包括第二偏置电路，所述第二偏置电路中的第四mos管的栅极被配置为接收所述反馈信号，k≥2。在一种可能的实现方式中，所述共模反馈电路还包括滤波电路，所述滤波电路被配置为接收所述共模电压，并过滤所述共模电压的直流成分，以得到快通路反馈信号，所述快通路反馈信号为所述共模电压的交流成分；所述差分放大电路包括k级放大电路，其中第k级放大电路包括第三偏置电路，所述第三偏置电路中的第五mos管的栅极被配置为接收所述快通路反馈信号，k≥2。在本申请实施例中，为了补偿共模反馈电路的相位裕度，共模电压通过滤波电路直接耦合至放大电路中的最后一级放大电路，对共模电压形成一级放大效果，由于仅有一个极点，共模电压在高频下衰减较慢，从而形成相位裕度补偿效果，提高了运算放大器在高频工作时的性能。第二方面，提供了一种芯片，所述芯片上设置有第一方面或第一方面中的任意一种可能的实现方式中所述的运算放大器。附图说明图1是本申请实施例的运算放大器的框架示意图。图2是本申请实施例的差分放大电路的示意图。图3是本申请又一实施例的差分放大电路的示意图。图4是本申请实施例的参考电压生成电路的示意图。图5是本申请又一实施例的参考电压生成电路的示意图。图6是本申请又一实施例的参考电压生成电路的示意图。图7是本申请实施例的缓冲器的示意图。图8是本申请又一实施例的运算放大器的示意图。图9是本申请实施例的共模反馈电路的示意图。图10是本申请实施例的芯片的示意图。具体实施方式下面将结合附图，对本申请中的技术方案进行描述。本申请实施例提出了一种运算放大器，旨在改善低电压工作状态下运算放大器工作性能。在相关技术中，运算放大器通常包括共模反馈电路，该共模反馈电路用于调整运算放大器的输出电压的共模电压。共模反馈电路的输入端被配置为接收运算放大器的输出电压以及参考电压，并根据上述输出电压和参考电压输出反馈信号。该反馈信号用于调整所述输出电压的共模电压。其中，本申请实施例中的共模电压是指相对公共地的信号，差模电压是指两个信号之间的差。在本申请中，输入电压的共模电压也可以称为输入共模电压。输出电压的共模电压也可以称为输出共模电压。在传统设计中，运算放大器的输入、输出共模电压通常都是固定的，不随工艺(precess)、工作电压(voltage)以及温度(temperature)变化(简称为“pvt”)。其中，上述工艺是指电路在制造过程中，由于制造工艺中的误差，例如掺杂浓度的误差，将导致不同生产批次、不同晶圆或者同一晶圆中的不同位置中的器件的性能参数之间的差异。例如，由于工艺误差造成的晶体管的阈值电压之间的差异。本申请实施例提供了一种运算放大器，该运算放大器的输出电压的共模电压可以随着工艺、工作电压和/或温度实时的变化，从而可以灵活地、实时地调整和分配电路中的晶体管的电压裕度，从而改善极端情况下晶体管电压裕度不足引起的电路性能恶化的问题。其中，电压裕度可以指使晶体管工作在饱和区的电压约束条件。需要说明的是，本申请实施例的运算放大器可以采用金属氧化物互补场效应管(metal-oxide-semiconductorfield-effecttransistor,mosfet)实现。在本申请中，mosfet也可以称为mos管或者晶体管。mos管包括n型mos管以及p型mos管两种类型，可以分别简称为nmos管和pmos管，或者nmos以及pmos。图1是运算放大器100的结构示意图。如图1所示，运算放大器100包括差分放大电路110、参考电压生成电路120以及共模反馈电路130，下文将详细介绍运算放大器100中的各个电路的结构。差分放大电路110，被配置为接收并放大输入电压vin，以产生输出电压vout，所述差分放大电路还被配置为接收反馈信号vfb，所述反馈信号vfb用于调整所述输出电压的共模电压vcm。所述差分放大电路110可以是全差分结构，即上述输入电压vin以及输出电压vout均可以是差分信号。所述差分放大电路110可以包括单级放大电路，或者，所述差分放大电路110可以包括多级放大电路。在所述差分放大电路包括多级放大电路的情况下，前一级放大电路的输出电压被配置为下一级放大电路的输入电压。作为一个示例，图2是本申请实施例的差分放大电路110的电路示意图。差分放大电路110包括三级放大电路，分别为第一级放大电路1101、第二级放大电路1102以及第三级放大电路1103。其中，vin与vip表示第一级放大电路1101的输入电压。von1与vop1表示第一级放大电路1101的输出电压，von1与vop1同时也是第二级放大电路1102的输入电压；von2与vop2表示第二级放大电路1102的输出电压，von2与vop2同时也是第三级放大电路1103的输入电压；von与vop表示第三级放大电路1103的输出电压。其中，第一级放大电路1101的输入电压vin与vip也就是运算放大器的输入电压vin，第三级放大电路1103的输出电压von与vop也就是运算放大器的输出电压vout。vb1和vb2表示偏置电路的偏置电压，偏置电路用于为输入对管提供偏置电流。通常情况下，每一级放大电路都包括输入对管以及偏置电路。例如，第一级放大电路1101的输入对管为晶体管m1以及晶体管m2，偏置电路包括晶体管m20。第二级放大电路1102的输入对管为晶体管m7以及晶体管m8，偏置电路包括晶体管m24以及晶体管m25。第三级放大电路1103的输入对管为晶体管m11和晶体管m12，偏置电路包括晶体管m26与晶体管m27。作为又一个示例，图3是本申请又一实施例的差分放大电路110的电路示意图。图3中的差分放大电路110是三级前馈放大电路。上述前馈是指每一级放大电路直接接收运算放大器的输入电压，同时接收前一级放大电路的输出电压。通过添加前馈电路，从输入电压到输出电压有三条通路，第一条通路是三级放大通路，输入信号依次通过三个放大电路，形成三级放大效果，其特点是低频增益高，由于存在三个极点，高频下增益衰减较快；第二条通路是二级放大通路，输入电压通过第一个前馈直接耦合到第二级放大器输出，然后与第三级放大器形成两级放大效果，其特点是中等频率下增益较高，由于存在两个极点，高频率下衰减较快；第三条通路是一级放大通路，输入电压通过第二个前馈直接耦合到输出电压，形成一级放大效果，由于仅存在一个极点，高频下增益衰减较慢。采用前馈，可以生成新的零点抵消三级放大内部的极点，从而提升差分放大电路的相位裕度。如图3所示，差分放大电路110包括第一级放大电路1111，第二级放大电路1112以及第三级放大电路1113。其中，第一级放大电路1111与图2中的第一级放大电路1101的电路结构相同或相似。第二级放大电路1112中可以包括两对输入对管以及偏置电路，第一对输入对管为晶体管m7和晶体管m8，被配置为接收第一级放大电路1111的输出电压von1和vop1；第二对输入对管为晶体管m5和晶体管m6，被配置为接收运算放大器的输入电压vin和vip；偏置电路包括晶体管m21。第三级放大电路也包括两对输入对管，第一对输入对管为晶体管m11和晶体管m12，被配置为接收第二级放大电路1112的输出电压von2和vop2；第二对输入对管为晶体管m9和晶体管m10，被配置为接收运算放大器的输入电压vin和vip；偏置电路包括晶体管m22。图2和图3中的差分放大电路110仅仅是示例,差分放大电路还可以包括其他类型的变形、优化或配置，本申请中不再一一列举。参考电压生成电路120，被配置为检测所述运算放大器100的状态信息，并根据所述状态信息生成参考电压vref，所述状态信息包括所述运算放大器100的温度和/或工作电压vdd。其中，上述参考电压vref是根据状态信息生成的。换句话说，上述参考电压vref可以根据运算放大器的温度和/或工作电压vdd实时地变化。上述工作电压vdd也即电源电压。上述参考电压生成电路120包括多种实现方式。作为一个示例，图4是本申请实施例的参考电压生成电路120的电路示意图。图4中的参考电压vref可以反映温度的变化情况。如图4所示，参考电压生成电路120包括第一偏置电路1201和第一mos管m23，所述第一偏置电路1201被配置为向所述第一mos管m23提供漏极电流，所述第一mos管m23的栅极与漏极短路连接，所述参考电压vref为所述第一mos管m23的漏极电压vpt。上述第一偏置电路1201例如可以是电流源。该电流源被配置为提供恒定大小的电流i1。上述第一mos管m23可以用于检测电路的温度大小，温度的变化能够体现在m23的漏极电压vpt中。另外需要说明的是，由于第一mos管m23与运算放大器中的其他mos管通常位于同一芯片中，因此第一mos管m23与运算放大器中的其他mos管的工艺可以被认为是相同的。从而工艺的变化也能够体现在第一mos管m23的漏极电压vpt中，换句话说，图4中的vpt可以同时反映出温度和工艺的变化情况。具体地，第一mos管m23的漏极电压vpt可以通过以下公式表示：其中，公式(1)中的参数如下所示。由下列参数的描述可知，vpt可以反映温度以及工艺的变化。μ：表示晶体管的电子迁移率或空穴迁移率，与温度存在1/t2的关系，即温度越高，μ越低，vpt越高，反之相反；cox：表示晶体管的单位栅氧寄生电容，等于氧化层介电常数除以氧化层厚度，氧化层介电常数和氧化层厚度都受到工艺影响。例如，一般情况下，工艺越快(ff)，cox越大，vpt越低，反之相反。其中，工艺的快(fast)或慢(slow)是指由于工艺差异导致的mos管的导通速度变快或者变慢。例如，ff表示nmos与pmos的导通速度均快；ss表示nmos与pmos的导通速度均慢；fs表示nmos的导通速度快，pmos的导通速度慢；sf表示nmos的导通速度慢，pmos的导通速度快。表示晶体管m23的宽长比；i1：表示晶体管m23的漏极电流；vth：表示晶体管m23阈值电压，同时受到温度和工艺的影响；一般情况下，温度越高，vth越低，反之相反；工艺越快，vth越低，反之相反。作为又一个示例，图5是本申请又一实施例的参考电压生成电路120的电路示意图。图4中的参考电压vref可以反映工作电压vdd的变化情况。如图5所示，参考电压生成电路120可以包括分压电路1211，所述分压电路1211位于所述工作电压vdd与地之间，所述参考电压vref为所述分压电路的分压节点的电压vv。其中，该分压电路1211可以是由电阻r1以及电阻r2组成的串联电路。作为又一个示例，图6是本申请又一实施例的参考电压生成电路120的电路示意图。图6中的参考电压vref可以反映温度以及工作电压的变化，进一步地，参考电压vref也可以反映工艺的变化。如图6所示，参考电压生成电路120包括：第一偏置电路1221和第一mos管m28，所述第一偏置电路被配置为向所述第一mos管m28提供漏极电流，所述第一mos管m28的栅极与漏极短路连接；第一求和电路1222，所述第一求和电路1222的输入端被配置为分别接收所述第一mos管m28的漏极电压vpt以及所述工作电压vdd，所述参考电压vref为所述第一求和电路1222的输出端的电压vpvt。其中，上述第一求和电路1222可以是比例求和电路。即参考电压vref可以表示为vref＝a×vpt+b×vdd，其中，a,b表示常数。vpt表示第一mos管m28的漏极电压，其计算方式可以参见公式(1)。vdd表示工作电压。作为一个例子，图6中的第一求和电路1222可以由电阻r1、电阻r2以及电阻r3组成。r1、r2、r3的一端连接至第一求和电路1222的输出端，r1、r2、r3的另一端分别用于连接工作电压vdd、第一mos管m28的漏极电压vpt以及地。经过推导可以得出第一求和电路1222的输出电压vpvt可以表示为：其中，为了避免电阻r3分流第一偏置电路为第一mos管m28提供的漏极电流，r3的阻值可以被设置于远大于第一mos管m28的等效电阻1/gm28，gm28表示第一mos管m28的跨导。或者，也可以在第一mos管m28的漏极与电阻r3之间设置缓冲器，以避免r3分流。其中，缓冲器可以由放大器构成。可选地，为了增强参考电压vref的驱动能力，可以在图4-图6中的电路的输出端增加缓冲器。该缓冲器可以由放大器组成。例如，图7是本申请实施例的一种缓冲器的电路示意图，其包括放大器a1。可选地，第一求和电路1222还可以采用其他方式实现，只要其功能是实现vpt与vdd的比例求和即可，此处不再一一赘述。共模反馈电路130，被配置为接收所述输出电压vout以及所述参考电压vref，并根据所述输出电压vout以及所述参考电压vref向所述差分放大电路110提供所述反馈信号vfb。作为一个示例，图8是本申请又一实施例的运算放大器100的电路示意图。如图8所示，上述共模反馈电路130包括：第二求和电路131、第一电平切换电路132、第二电平切换电路133以及放大电路134。其中，第二求和电路131被配置为接收所述输出电压vout，并根据所述输出电压vout产生所述共模电压vcm。其中，输入电压vin可以包括差分的输入电压vin和vip，输出电压vout可以包括差分的输出电压von和vop，第二求和电路131也可以是一种比例求和电路。第二求和电路131可以被配置为生成输出电压von和vop的共模电压vcm。其中，vcm符合以下条件：vcm＝(von+vop)/2。第一电平切换电路132，被配置为接收所述共模电压vcm，对所述共模电压vcm进行变换，得到第一电压v1。第二电平切换电路133，被配置为接收所述参考电压vref，对所述参考电压vref进行变换，得到第二电压v2。第一电平切换电路132和第二电平切换电路133可以由无源电阻组成。采用无源器件可以降低电平切换电路的功耗，提高线性度和加快工作速度。在极端情况下，例如温度极高或极低的情况下，或是工艺偏离正常较多的情况下，mos管的性能受到影响，有可能不工作在饱和区，从而导致电路的性能恶化。上述工作在饱和区是指mos管在工作时，其栅源电压和漏源电压符合以下条件：vds≥vgs-vth(3)其中，vds表示mos管的漏级到源级之间的电压，vgs表示mos管的栅极到漏极的电压，vth表示mos管的阈值电压。上述第一电平切换电路132和第二电平切换电路133的作用在于对放大电路134的输入电压进行电平切换，即调整输入对管的栅源电压vgs，以确保放大电路134的输入对管工作在饱和区中，从而使得运算放大器能够在极端情况下也能够正常工作。放大电路134，包括输入对管和输出端，所述输入对管中的第二mos管的栅极被配置为接收所述第一电压v1，所述输入对管中的第三mos管的栅极被配置为接收所述第二电压v2，所述放大电路的输出端被配置为生成所述反馈信号vfb；其中，所述第一电平切换电路132输出的所述第一电压v1使得所述第二mos管工作在饱和区，所述第二电平切换电路133输出的所述第二电压v2使得所述第三mos管工作在饱和区。在一些示例中，共模反馈电路130也可以不包括上述第一电平切换电路132以及第二电平切换电路133。在这种情况下，放大电路134的输入端可以被配置为分别接收所述共模电压vcm以及所述参考电压vref。作为一个示例，图9示出了本申请又一实施例的共模反馈电路130的电路示意图。如图9所示，共模反馈电路130包括第二求和电路131，第一电平切换电路132，第二电平切换电路133以及放大电路134。其中，第二求和电路131由电阻r5和r7组成。第一电平切换电路132由下拉电阻r6组成。第二电平切换电路133由下拉电阻r10组成。其中，在电平切换时，若需要降低vcm或vref，则可以在电平切换电路中采用下拉电阻，即该电阻的一端接地。若需要提高vcm或vref，则可以在电平切换电路中采用上拉电阻，即该电阻的一端接工作电压。放大电路134可以是单级或多级放大电路，其输入端被配置为接收v1和v2，输出端被配置为输出反馈信号vfb。其中，上述放大电路134中的输入对管中的第二mos管相当于放大电路134中的晶体管m13，上述放大电路134中的输入对管中的第三mos管相当于放大电路134中的晶体管m14。vb3为偏置电压。继续参见图8，共模反馈电路130产生的反馈信号vfb将反馈至差分放大电路110中，以调整差分放大电路110的输出电压的共模电压vcm。例如，反馈信号vfb可以发送至差分放大电路110中的某一级放大电路的偏置电路的晶体管的栅极。在一些示例中，综合考虑到运算放大器的单位增益带宽、相位裕度等设计因素，假设所述差分放大电路包括k级放大电路，其中第k-1级放大电路包括第二偏置电路，所述第二偏置电路中的第四mos管的栅极被配置为接收所述反馈信号vfb，其中，k≥2。例如，参见图2，对于三级放大电路，反馈信号vfb被发送至第二级放大电路1102的偏置电路中的晶体管m24以及m25的栅极，即上述第四mos管相当于晶体管m24和m25。或者参见图3，反馈信号vfb被发送至第二级放大电路1112的偏置电路中的晶体管m21的栅极。即上述第二偏置电路中的第四mos管相当于晶体管m21。可选地，所述共模反馈电路130还可以包括滤波电路135，所述滤波电路135被配置为接收所述共模电压vcm，并过滤所述共模电压vcm的直流成分，以得到快通路反馈信号vfbf，所述快通路反馈信号vfbf为所述共模电压的交流成分。假设所述差分放大电路110包括的k级放大电路，k≥2，且第k级放大电路包括第三偏置电路，所述第三偏置电路中的第五mos管的栅极被配置为接收所述快通路反馈信号vfbf，k≥2。例如，参见图2，对于三级放大电路，快通路反馈信号vfbf被发送至第三级放大电路1103的偏置电路中的晶体管m26以及m27的栅极，即上述第五mos管相当于晶体管m26和m27。或者参见图3，快通路反馈信号vfbf被发送至第三级放大电路1113的偏置电路中的晶体管m22的栅极。即上述第三偏置电路中的第五mos管相当于晶体管m23。所述滤波电路135可以由任何能够实现上述功能的电路模块构成。例如，图9还示出滤波电路135，该滤波电路135可以包括电容c6，c6的一端被配置为接收共模电压vcm，c6的另一端用于输出所述快通路反馈信号vfbf。与前文介绍的三级前馈电路原理类似，为了补偿共模反馈电路的相位裕度，这里的滤波电路135同样引入前馈。其工作原理是：共模电压通过前馈直接耦合至最后一级放大电路，对共模电压形成一级放大效果，由于仅有一个极点，共模电压在高频下衰减较慢，从而形成相位裕度补偿效果。可选地，继续参见图2和图3，可以在上述第三偏置电路中设置电阻r11，电阻r11的一端用于连接偏置电压vb2，另一端用于连接第五mos管的栅极。在低频的情况下，由于电容有隔离直流、通交流的特点，滤波电路135不工作，偏置电压vb2通过电阻r11传输至第五mos管的栅极；随着频率的增大，滤波电路135开始工作，r11的阻抗相对于滤波电路135变大，从而第五mos管的栅极开始同时受到vb2和滤波电路135的影响；当频率高到一定程度时，r11的阻抗远远小于滤波电路135，此时第五mos管的栅极电压主要受滤波电路135的影响，或者说主要受快通路反馈信号vfbf的影响。可选地，上述描述的共模反馈电路130仅仅为一种示例。还可以在上述电路的基础上进行各种变形或者优化。例如，如图9所示，在配置第二求和电路131后，由于输入晶体管m13的栅极具有寄生电容，因此在高频工作时m13的栅极位置存在极点。可以在放大电路134中的输入晶体管m13的栅极与输出电压vop和von之间设置电容c5和c6，以抵消该极点，从而优化电路的性能。可选地，为了实现电路匹配，放大电路134输入端的电路可以呈对称分布。例如，为了保证对称，图9中的共模反馈放大电路中，输入对管m13和m14采用对称的结构设计，并且各电阻和电容可以采取如下配置：r5＝r7＝r8＝r9，c5＝c7＝c8＝c9，r6＝r10，c6＝c10。在本申请实施例中，通过为共模反馈电路提供根据温度和/或工作电压变化的参考电压，使得运算放大器的输出共模电压可以根据温度和/或工作电压进行调整，从而可以根据温度和/或工作电压灵活地、实时地调整运算放大器中的晶体管的电压裕度，改善运算放大器的工作性能。进一步地，在本申请实施例中，由于第一mos管与运算放大器中的其他mos管的工艺相同，从而工艺变化也可以体现在参考电压中，因此，运算放大器也能够根据工艺调整运算放大器中的晶体管的电压裕度，改善运算放大器的工作性能。需要说明的是，运算放大器经常应用于多个运算放大器串联在一起场景，以实现多阶的滤波效果。前一个运算放大器的输出，一般作为下一个运算放大器的输入。因此前一个运算放大器的输出共模电压一般是下一个运算放大器的共模输入电压。在滤波器或德尔塔-西格玛(delta-sigma)模数转换器(analogtodigitalconverter,adc)设计中，通常都是这种场景。由前文中对公式(1)的描述可知，工艺越慢，温度越低，阈值电压越高。例如，表1示出了运算放大器的工作状态与晶体管的阈值电压的对应关系的一个示例。下文将结合图3和表1，描述根据状态信息调整输出共模电压vcm的原理。表1工作状态阈值电压vthtt(正常工艺)25℃0.38vss(慢工艺)-40℃0.45v下面参见图3，假设两个图3中的运算放大器组成串联在一起，则前一个运算放大器的输出电压vop、von的共模电压vcm，就是下一个运算放大器的输入电压vin、vip的共模电压。例如，假设vref被设置为0.55v，由于共模反馈的作用，前一个运算放大器的输出共模电压也是0.55v，下一个运算放大器的输入共模电压也是0.55v。此处假设运算放大器中的晶体管m1～2、m5～6、m9～10的过驱动电压等于70mv。其中，过驱动电压是指栅源电压超过晶体管的阈值电压的剩余电压，即vgs-vth。在运算放大器工作的工艺为正常工艺(tt)、且工作在25℃时，根据表1，输入对管m1～2、m5～6、m9～10的阈值电压vth等于0.38v。下一个运算放大器的输入共模电压0.55v，减去阈值电压vth与过驱动电压(即vgs-vth)之后，预留给m20、m21、m22的漏源电压vds为100mv，m20、m21、m22可以工作在饱和区，此时下一个运算放大器可以正常工作。在运算放大器工作的工艺为慢工艺(ss)、工作温度为-40℃时，根据表1，输入对管m1～2、m5～6、m9～10的阈值电压vth高达0.45v，若参考电压vref保持0.55v不变，则下一个运放的输入共模电压也维持在0.55v，在输入共模电压减去阈值电压vth0.45v与m1～2、m5～6、m9～10的过驱动电压70mv后，预留给m20、m21、m22过驱动电压仅30mv。m20、m21、m22进入线性区，下一个运算放大器将不能正常工作。如果采用图4中的参考电压生成电路，参考电压vref随温度及工艺变化。根据公式(1)，当运算放大器为慢工艺(ss)、-40℃时，vref电压同样抬升70mv，这样前一个运算放大器的输出共模电压就从原来的0.55v抬升至0.62v，下一个运算放大器的输入共模电压也抬升至0.62v，则在输入共模电压减去阈值电压vth和m1～2、m5～6、m9～10的过驱动电压后，预留给m20、m21、m22过驱动电压仍然保持100mv，m20、m21、m22工作在饱和区，运算放大器仍然可以正常工作。相似地，若是运算放大器工作在快工艺或者、高温或是工作电压抖动的极端情况下，运算放大器也会根据温度、工艺或是工作电压作相应的调整，使得晶体管能够维持工作在饱和区，从而改善运算放大器以及电路在极端情形下的工作性能。本申请实施例提供的运算放大器100可以应用于各种工作环境。例如，运算放大器100可以应用于低电压工作场景中。随着工艺的演进和对低功耗的要求，为电路提供的工作电压越来越小。但是，对于模拟电路来说，若是降低工作电压，则维持晶体管工作在饱和区的电压裕度也将越来越小。由于本申请中的运算放大器的输出共模电压可以根据温度和/或工作电压进行调整，从而可以根据温度和/或工作电压灵活地、实时地调整运算放大器中的晶体管的电压裕度，改善运算放大器在低电压工作时的工作性能。本申请实施例提供的运算放大器可以应用于多种类型的电路中。例如，德尔塔-西格玛adc中，或者积分器、滤波器等电路中。此外，本申请实施例还提供了一种芯片1000，图10是本申请实施例的芯片1000的示意图。如图10所示，所述芯片上设置有前述的运算放大器100。以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例方案的目的。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本
技术领域：
的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。当前第1页12