本发明涉及一种宽带信号源，具体涉及一种低噪声宽带信号源。
背景技术：
：宽带信号源被广泛地用于各种电子应用中。在理想情况下，宽带信号源拥有覆盖从近乎直流到高频的连续信号输出。此外，信号源通常要求低带内噪声和杂散。产生具有低带内噪声的宽带信号非常具有挑战性。迄今为止虽然已作出各种努力以探索宽带信号源，但由于存在带内噪声，将宽带压控振荡器(特别是调谐比≥2:1)和可编程分频器集成到单个芯片以实现紧凑封装极具挑战性。因此，需要一种方法和系统以产生低噪声的宽带信号源。技术实现要素：本发明涉及一种用于产生具有降低的噪声的宽带信号源的方法和系统。在部分实施例中，本发明提供一种宽带信号源，所述宽带信号源包括压控振荡器(vco)、第一缓冲器和可编程的频率扩展器。在实施例中，vco输出频率范围从fmin至fmax的信号，该信号的频率调谐比(定义为fmax:fmin)至少为n：1，n为大于1的整数或非整数。所述频率扩展器通过第一缓冲器接收该信号以产生频带更宽的最终输出信号。所述第一缓冲器将最终输出信号与vco隔离，避免最终输出信号干扰vco以使得vco稳定运行。所述频率扩展器包括n个分频器(n为整数，n≥1)。每个分频器具有与vco输出信号的频率调谐比n：1相匹配的分频比1/n，以使得最终输出信号具有覆盖的无间隙频带，该无间隙频带比原始的vco输出信号的频率范围更宽。例如，对于带宽为8-16ghz的信号(频率调谐比为2:1)，频率扩展器能够通过采用三个串联的分频比为1/2的分频器产生具有1-16ghz无间隙带宽的最终输出信号。在部分实施例中，可编程的频率扩展器包括第一放大器a1、第二缓冲器、分频器模块、多路选择器、第二放大器a2、第一解码器和第二解码器。所述第一放大器连接第一缓冲器以产生第一输出信号(out1)。所述分频器模块经由第二缓冲器与第一缓冲器连接，所述第二缓冲器用于将out2、分频器模块的输出信号与vco、out1隔离，避免干扰vco和out1。分频器模块可以包括多个串联的分频器。每个分频器根据第二解码器的信号输出可以被使能或不使能。所述多路选择器用于接收第二缓冲器的输出信号(作为基础信号)和各分频器的输出信号，并基于多路选择器接收到的所有输入信号的进行选择，产生多路选择器输出信号。所述选择过程可由第一解码器的输出信号确定。第一解码器和第二解码器可接收相同的输入信号以协作多路选择器，共同控制分频器模块内的分频器。多路选择器输出信号被馈送至第二放大器以产生第二输出信号out2。宽带信号源的最终输出信号可以是第一输出信号(out1)、第二输出信号out2、或两者的组合。在部分实施例中，第二输出信号out2被馈送至频率扩展器外部的分频器(该分频器的分频比为1/ne)以产生分频输出信号。ne为大于1的数字，且ne可能与n相同，也可能不相同。鉴频鉴相器/电荷泵(pfd/cp)模块检测分频输出信号和参考时钟信号之间的相位差和频率差，并输出电压或电流脉冲信号，所述脉冲信号通过环路滤波器(该环路滤波器可以是低通滤波器)以斜升或斜降电压信号(vt)。所述电压信号驱动vco增加或降低输出频率。上述配置确保宽带信号源可被实现为宽带锁相式信号源。本领域技术人员应当认识到，宽带vco可以被配置为多种不同的形式，本领域技术人员还应当认识到，宽带vco可以以多种配置方式连接至频率扩展器，并且这些配置方式均可产生宽带信号源，那么这些配置方式应当落入本发明的保护范围中。附图说明附图中示出了本发明的示例性实施例以供参考，附图的作用在于说明而非限制本发明。虽然本发明大致记载于实施例中，但如此做的目的不是将本发明的保护范围限制为所描述实施例的具体技术特征。图1为本发明实施例1中的宽带信号源的框图。图2为本发明实施例1中的宽带信号源的示意图。图3为本发明实施例2中的宽带信号源的示意图。图4为本发明实施例3中的用于宽带信号源应用的宽带vco的示意图。图5为本发明实施例4中的用于宽带信号源应用的宽带vco的示意图。本领域技术人员将认识到，根据说明书能够实施本发明的多种实施方式和实施例。所有这些实施方式和实施例均应包含在本发明的保护范围之内。具体实施方式在下文的描述中，为了解释本发明，将陈述本发明的具体细节以方便理解，但本发明可能不通过部分或者全部所述的具体细节亦可实施。下文所述的本发明的实施例可能被包含在许多不同的电气组件、电路、设备和系统中。附图的电路框图中所示的系统和设备用以说明本发明的示例性实施例，并且不作为用于模糊本发明宽泛指导的托辞。附图中所示的元件之间的连接关系不限于直接连接，而是能够被修改、重构或者通过中间组件来改变的。在下文的描述中，为了解释本发明，将陈述本发明的具体细节以方便理解，但本发明可能不通过部分或者全部所述的具体细节亦可实施。下文所述的本发明的实施例可能被包含在许多不同的电气组件、电路、设备和系统中。附图的电路框图中所示的系统和设备用以说明本发明的示例性实施例，并且不作为用于模糊本发明宽泛指导的托辞。附图中所示的元件之间的连接关系不限于直接连接，而是能够被修改、重构或者通过中间组件来改变的。【实施例1】图1是本实施例的宽带信号源的框图。所述宽带信号源100包括压控振荡器(vco)110、第一缓冲器120和可编程的频率扩展器130。在实施例中，vco110是双推式vco或者差分式vco，其输出具有介于最小频率(fmin)与最大频率(fmax)之间的频率范围的输出信号112，并由fmax：fmin定义信号的频率调谐比至少为n：1，例如，频率范围为8-16ghz时，n＝2。所述输出信号112可以是差分信号或单端信号，优选地，输出信号112为差分信号，因为差分信号本身能够抑制偶模噪声。频率扩展器130通过第一缓冲器120接收输出信号112以产生频带较输出信号112更宽的最终输出信号132。所述第一缓冲器120将最终输出信号132与vco110隔离，避免最终输出信号干扰vco以使得vco得以稳定运行。频率扩展器130包括n级(n≥1)1/n分频器，所述分频器的分频比1/n与输出信号112的频率调谐比n:1相匹配，以使得最终输出信号132具有覆盖的更宽的无间隙频带。其中，n可以是大于1的整数或者非整数。例如，对于带宽为8-16ghz的输出信号112(频率调谐比为2：1)，频率扩展器130能够通过采用三个串联的1/2分频器产生具有1-16ghz的无间隙带宽的最终输出信号132。图2为实施例1的宽带信号源的示意图。如图2所示，所述可编程的频率扩展器130包括第一放大器a1134、第二缓冲器138、分频器模块140、多路选择器150、第二放大器a2160、第一解码器170和第二解码器180。所述第一放大器134连接至第一缓冲器120以产生第一输出信号(out1)136。所述分频器模块140经由第二缓冲器138与第一缓冲器120连接，所述第二缓冲器138用于将out2、分频器模块140的输出信号与vco和out1隔离，避免干扰vco和out1。在实施例中，分频器模块140包括多个串联的分频器(例如如图2所示的第一分频器142、第二分频器144和第三分频器146)。每个分频器根据第二解码器180的信号输出182可以被使能或不使能，所述第二解码器180可以包括多个信道，例如如图2所示的pd0、pd1和pd2。所述多路选择器150用于接收第二缓冲器138的输出信号(作为基础信号)和各分频器的输出信号，并基于多路选择器所接收到的所有输入信号选择产生多路选择器输出信号152。所述选择过程可以由第一解码器170的输出信号172确定。在实施例中，输出信号172可以包括多个信道，例如图2所示的sa、sb、sc、sd。所述第一解码器170和第二解码器180可以接收相同的输入信号以协作多路选择器150共同控制分频器模块140内的分频器。多路选择器输出信号152被馈送至第二放大器160以产生第二输出信号out2162。本领域技术人员应当理解，最终输出信号132可以是第一输出信号(out1)136、第二输出信号(out2)162、或者两者的组合。在本实施例中，第一解码器170为2-4解码器，该2-4解码器的两个输入端s0和s1用于输入逻辑选择信号，2-4解码器的四个输出端sa、sb、sc和sd分别连接至多路选择器四个逻辑触发输入端。第二解码器180产生控制三个分频器142、144和146的开(on)或关(off)状态的逻辑控制信号pd0、pd1和pd2。表1和表2是用于实现可编程的频率扩展器130的控制的示例性逻辑控制真值表。out2列中的“选择/1”对应于仅选择第二缓冲器138的输出信号(基础信号，a和na一对)以产生第二输出信号out2162的情况，进行该选择时，所有的分频器不使能。out2列中的“选择/2”对应于仅选择第一分频器142(频带除以2)的输出信号(b和nb一对)以产生第二输出信号out2162的情况，在该选择中第二分频器144和第三分频器146不使能。out2列中的“选择/4”对应于仅选择第二分频器144(频带除以4)的输出信号(c和nc一对)以产生第二输出信号out2162的情况，在该选择中第三分频器146不使能。out2列中的“选择/8”对应于仅选择第三分频器146(频带除以8)的输出信号(d和nd一对)以产生第二输出信号out2162的情况，在该选择中所有的分频器均使能。表1展示了本实施例的逻辑控制真值表，该逻辑控制真值表将输入端s0、s1处的输入逻辑控制信号与输出端口out2处对应的输出信号相关联：表1——输出端s0、s1处的输入逻辑控制信号和输出端out2处对应的输出信号的真值表。s1s0sasbscsdout2001000选择/1010100选择/2100010选择/4110001选择/8表2展示了本实施例的逻辑控制真值表，该逻辑控制真值表将输入端s0、s1处的输入控制信号与分频器的开(on)或关(off)状态相关联。表2——输出端s0、s1处的输入控制信号和对应的分频器的on或off状态的真值表。s1s0pd0pd1pd2out200111选择/101011选择/210001选择/411000选择/8尽管图2中示出了第二缓冲器138串联至第一缓冲器120，但本领域技术人员应当理解多个缓冲器也可以并联配置，例如，第二缓冲器138直接连接vco接收vco输出信号112，这类变化仍然应当落入本发明的保护范围中。使用时，当选择第一输出信号out1136作为最终信号输出，并且不需要次谐波(/2、/4或/8部分)时，可以将输入至第一解码器和第二解码器的输入信号(s0或s1)设置为0，以使得分频器模块140不使能，确保分频信号不会泄漏至第一输出信号out1136中。在一个操作示例中，当vco120输出的输出信号112具有8-16ghz的带宽时，宽带信号源200能够输出具有1-16ghz无间隙带宽的信号，这种实施方式极大地增强了宽带信号源的稳定性。在本实施例中，可以通过控制引脚pd或者通过单独vcc偏压节点导通/关断第一放大器134。不仅如此，第一放大器134可以是倍频器，以使得第一输出信号(out1)136的频带为vco输出的输出信号112的频带的两倍。【实施例2】图3示出了实施例2的宽带信号源300。图3中，第二输出信号out2162被馈送至频率扩展器外部的分频器(1/ne)310以产生分频输出信号312。分频器(1/ne)310的分频比可以与分频器模块140中的各分频器(142、144和146)相同，也可以不同。鉴频鉴相器(pfd)模块312检测分频输出信号312和参考时钟信号之间的相位差和频率差，并输出电压脉冲信号322，所述电压脉冲信号322通过环路滤波器330(可以是低通滤波器)以斜升或斜降电压信号(vt)332。在实施例中，鉴频鉴相器(pfd)模块312还可包括电荷泵(cp)，以基于检测到的相位差向环路滤波器330输出正脉冲电流和/或负电流脉冲。所述电压信号vt332驱动vco增加或降低输出频率。上述配置确保了宽带信号源300可被实现为宽带锁相式信号源。本领域技术人员应当理解，图1至图3中所示的vco可以是在单一状态下通过控制单个vt具有能够达到2:1的频率调谐比，也可以是具有多个状态的多频带vco，且各状态均覆盖一部分输出频率以实现总体的频率调谐比为2:1。【实施例3】图4为本发明用于宽带信号源应用的宽带vco400的示意图。所述vco400可以是双推式vco或者差分式vco，所述vco400包括实施为平衡结构的两个单端vco410和420。所述单端vco410和420沿虚拟地(或者实地)以对称平衡的结构连接。如图4所示，单端vco410包括电感-电容(lc)谐振器412和负阻电路414。由于存在内阻或者其他损耗，lc谐振器412中的振荡可能被衰减或衰退至零。所述负阻电路414连接lc谐振器412以消除lc谐振器412的正阻抗，从而有效地产生无损耗的lc谐振器412以在lc谐振器412的谐振频率处保持连续振荡。在一个或多个实施例中，所述负阻电路414包括npn晶体管q1、电容c3、电容c4、电阻r3和电感l5。所述电容c4连接在npn晶体管q1的基极和发射极之间。npn晶体管q1的基极经由dc隔离电容cb连接至lc谐振器412以阻断从npn晶体管q1泄漏至lc谐振器412中的dc偏置电压。npn晶体管q1的集电极连接外部电源vcc。npn晶体管q1的发射极经由电阻r3和电感l5接地。lc谐振器412连接npn晶体管q1的基极。在部分实施例中，所述负阻电路414可以被视为包括了npn晶体管q1、电容c3和电容c4的分压器。电容c3两端的电压提供电压反馈，且电感l5为npn晶体管q1提供负反馈。在一个或多个实施例中，lc谐振器412包括串联的电感l1、电感l2和电容c1，所述电感l1、电感l2和电容c1中至少有一个是可变的以使得谐振频率可调。在实施例中，电容c1(以及对称的vco420中的电容c1’)可以是超突变变容二极管，以提供，例如，具有大于2:1的频率调谐比的连续宽频率调谐范围。cb可以用作dc隔离电容以阻断npn晶体管q1的dc偏置电压泄漏至lc谐振器412。cb的取值同样影响vco整体的谐振频率。电容cb、电容c3和电容c4可以是固定电容器、开关电容器、或者两者的任意组合。若电容cb、电容c3和电容c4中的一个或多个为电容值可调的开关电容器，则lc谐振器412的频率调谐范围可以进一步扩展。任何x和x’元件或节点均沿虚拟地对称。例如，对称节点a/a’、b/b’、c/c’、d/d’、e/e’、f/f’、和/或g/g’可以是被用于vco差分输出的位置。【实施例4】图5是本发明的另一种用于宽带信号源应用的宽带vco500的示意图。所述宽带vco500可以是双推式vco或者差分式vco，其结构与图4所示实施例中的宽带vco400类似，但仍具有一些差别。首先，宽带vco500采用超突变变容二极管502和504作为谐振器的一部分。超突变结提供c-v曲线，该c-v曲线在至少一些特征上呈反平方定律曲线。相比于常规的突变变容二极管，超突变变容二极管对于给定的电压变化能够提供更大的电容变化。超突变变容二极管var1502和var1’504相互连接以在电压控制端510接收同一控制电压vt并提供具有，例如，频率调谐比至少为2:1的连续宽频率调谐范围。在部分实施例中，超突变变容二极管var1502和var1’504可以与宽带vco500的其余部分集成在一个芯片上。在部分实施例中，所述宽带vco，不包含超突变变容二极管var1502和var1’504，但包含电压控制端510，集成在一个宽带vco芯片520上(虚线框520)。在部分实施例中，超突变变容二极管var1502和var1’504可以是分立元件，其负极节点通过导电材料，例如导电的环氧树脂，连接宽带vco芯片520的电压控制端510，而正极节点通过电感值相同的引线键合电感l1/l1’连接至宽带vco芯片520的对称节点b/b’上。电感值与引线键合长度有关的引线键合电感l1/l1’可能影响整个谐振频率。因此，可以在引线键合过程中调整和设置引线键合电感l1/l1’的引线键合长度以设置所期望的vco500输出频率范围。在部分实施例中，分立的超突变变容二极管var1502和var1’504的负极节点和正极节点可以都以倒装芯片的方式连接至宽带vco芯片520。在图5所示的实施例中，节点b/b’处的差分信号也被用于vco500的差分输出，所述差分输出通过dc隔离电容cc和cc’被馈送至(图1、图2和图3的)第一缓冲器buf1。在部分实施例中，宽带vco500进一步并入了扼流电感lc和lc’以阻断rf信号，同时也作为var1和var1’的对称dc接地路径。在实施例中，扼流电感lc和lc’具有大约nh级的电感，例如，3nh。本发明的上述描述用于清楚和理解本发明，而不是用于将本发明限制在所公开的精确形式中，在所公开的内容上做出的各种修改也同样有可能落入本发明权力要求书的保护范围中。本领域技术人员应当理解的是前文所述的示例和实施例是示例性的，而不是用于限制本发明的保护范围的。所有根据阅读本发明说明书及研究本发明附图后所作出的对于本领域技术人员来说显而易见的置换、增强、等同、结合和改进都应落入本发明的精神和保护范围中。还应当注意的是，各权利要求中所提及的元件之间可以进行不同的布置，包括具有多种依赖关系、结构及组合。例如，在某些实施例中，各权利要求的主要内容可以相互结合。当前第1页12