具动态电平调制栅极电压的驱动控制器的制作方法

本发明是关于一种驱动控制器，尤其指可动态地调控晶体管的控制端的电压，从而减少功率开关导通损耗的驱动控制器。

背景技术：

在电力转换驱动控制器，例如反激(flyback)电路的架构中，可使用二极管作为整流元件，例如可使用萧特基二极管，因其正向导通压降较低。然而，若以二极管上的跨压是0.5伏特、跨电流的方均根值是10安培为例，根据功率损耗等于电流与跨压的乘积的计算式，将产生约5瓦特的功率损耗。

为了降低此功率损耗，可采用晶体管取代二极管。举例而言，可用金属氧化物半导体场效应晶体管(mosfet)的两端(例如漏极及源极)取代二极管的阳极与阴极，从而用晶体管置换二极管。置换后，假设晶体管导通时的阻抗是10毫欧姆(mω)，跨电流仍为10安培，根据功率损耗等于电流的平方与阻抗的乘积的计算式，将产生1瓦特的功率损耗。上述的数字仅为举例，在此例中，由于功率损耗由5瓦特降至1瓦特，可知使用晶体管取代二极管作为电力转换驱动控制器的整流元件，应有降低功率损耗的功效。

然而，当晶体管的跨压转为顺偏时，跨电流将流经晶体管内等效寄生的基体二极管(bodydiode)。此基体二极管的正向跨压可大于上述的二极管，例如可达0.7伏特，因此，将导致功率损耗再度提高。因此，若无法妥善控制晶体管的导通及截止，甚至可能导致功率损耗反而增加。因此，当晶体管的跨压接近0伏特时，可将晶体管截止，以减少基体二极管导通致使功率损耗。然而，若过早截止晶体管，晶体管无法发挥降低损耗的功效。

为降低功率损耗，直观上可选用导通阻抗(on-resistance)较低的晶体管，但若未调整操作方式，则不易改善效能。图1是现有技术的驱动控制器的波形示意图。操作电流id可为流经晶体管的电流，操作电压vds可为晶体管的跨压，电压vdrv可为晶体管的控制端的电压。曲线181可对应导通阻抗较高的晶体管，曲线182可对应导通阻抗较低的晶体管，电压voff用以比较操作电压vds，且据以截止晶体管的阈值电平。如图1所示，若使用导通阻抗较低的晶体管，对应于相同的操作电流id，操作电压vds的曲线将由曲线181改为曲线182。因此，晶体管截止的时点，将由时点t1改为时点t2，晶体管提早截止，会使晶体管减少功率损耗的效果不良。

由图1可见，当截止晶体管时，晶体管的控制端的电压vdrv实质上是由最高值被下拉，故截止延迟时间(turnoffdelaytime)难以缩短，因此，此作法也会影响控制电路的截止速度。

技术实现要素：

本发明实施例提供一种驱动控制器，用以驱动晶体管，该晶体管包含第一端、第二端、及控制端，该晶体管的该第一端用以接收操作电压，该驱动控制器包含第一操作单元、第一调整单元、第二调整单元、第一比较器及比较单元。该第一操作单元包含第一端，用以接收第一电压，控制端，及第二端，耦接于该晶体管的该控制端。该第一调整单元耦接于该晶体管的该控制端，用以提高该晶体管的该控制端的电压。该第二调整单元耦接于该晶体管的该控制端，用以降低该晶体管的该控制端的电压。该第一比较器包含第一端，耦接于该晶体管的该第一端，第二端，用以接收第一参考电压，及输出端，用以当该操作电压达到该第一参考电压时，输出第一比较信号。该比较单元包含第一端，耦接于该晶体管的该第一端以接收该操作电压，及一组输出端。该比较单元用以比较该操作电压及第二参考电压、及比较该操作电压及第三参考电压。其中当该操作电压达到该第二参考电压时，该比较单元的该组输出端输出第二比较信号，且当该操作电压达到该第三参考电压时，该比较单元的该组输出端输出第三比较信号。

本发明实施例提供一种驱动控制器的控制方法，该驱动控制器是用以驱动晶体管，该晶体管的第一端用以接收操作电压。该驱动控制器包含第一操作单元，耦接于该晶体管的控制端及第一电压之间、第一调整单元，耦接于该晶体管的该控制端，第二调整单元，耦接于该晶体管的该控制端。该方法包含当该操作电压降到该第一参考电压，导通该第一操作单元，以使该晶体管的该控制端的电压上升，从而导通该晶体管；当该操作电压升到该第二参考电压，禁用第一操作单元并使能该第二调整单元，第二调整单元使该晶体管的该控制端的电压下降；及当该操作电压降到该第三参考电压，禁用第二调整单元并使能该第一调整单元，以使该晶体管的该控制端的电压上升。其中，该第一调整单元及该第二调整单元不会同时使能，该第一参考电压低于该第三参考电压，该第三参考电压低于该第二参考电压。

附图说明

图1是现有技术的驱动控制器的波形示意图。

图2是本发明实施例的驱动控制器的示意图。

图3是本发明实施例中对应于驱动控制器的电流及电压波形示意图。

图4是本发明实施例的驱动控制器的控制方法流程图。

具体实施方式

图2是本发明实施例的驱动控制器100的示意图。驱动控制器100可用以驱动晶体管110，驱动控制器100可包含第一操作单元sw1、第二操作单元sw2、第一调整单元c1、第二调整单元c2、第一比较器comp1、比较单元cu及第四比较器comp4。晶体管110可包含第一端，第二端、及控制端。举例而言，若晶体管110为n型金属氧化物半导体晶体管，第一端可为漏极端，第二端可为源极端，且控制端可为栅极端。晶体管110的第一端可接收操作电压vd，流经晶体管110的电流可为操作电流id。若以晶体管110的第二端的电平为基准，操作电压vd可为晶体管110的第一端及第二端的跨压。第一操作单元sw1可包含第一端耦接第一电压端，用以接收第一电压vdd、控制端、及第二端，耦接于晶体管110的控制端。第二操作单元sw2可包含第一端耦接于晶体管的控制端、控制端、及第二端，耦接于第二电压端，用以接收第二电压vll，其中第二电压vll可低于第一电压vdd。第一电压端可例如为高压端，第二电压端可例如为地端。其中，第一操作单元sw1及第二操作单元sw2可分别为第一开关及第二开关，或其他可控制的操作单元。第一调整单元c1可耦接于晶体管110的控制端，用以提高晶体管110的控制端的电压。举例而言，如图2的示例，第一调整单元c1可为电流源，用以调整晶体管110的控制端电压，从而提高晶体管110的控制端的电压。第二调整单元c2可耦接于晶体管110的控制端，用以降低晶体管110的控制端的电压。举例而言，如图2的示例，第一调整单元c1可为一电流源，第二调整单元c2可为另一电流源。图2示例中，第一调整单元c1及第二调整单元c2为电流源仅为举例，但本发明实施例不限于此，第一调整单元c1及第二调整单元c2也可以为一组电阻和/或一组晶体管连接而形成的可控制的电路单元。

第一比较器comp1可包含第一端耦接于晶体管110的第一端，用以接收操作电压vd、第二端，用以接收第一参考电压vref1、及输出端，用以当操作电压vd达到第一参考电压vref1时，输出第一比较信号s1。比较单元cu可包含第一端，耦接于该晶体管110的第一端以接收操作电压vd，及一组输出端，该组输出端可包含一或多个输出端。比较单元cu可用以比较操作电压vd及第二参考电压vref2、及比较操作电压vd及第三参考电压vref3，其中当操作电压vd达到第二参考电压vref2时，比较单元cu的该组输出端可输出第二比较信号s2，且当操作电压vd达到第三参考电压vref3时，比较单元cu的该组输出端可输出第三比较信号s3。

根据实施例，比较单元cu可包含一个或多个比较器，用以比较多个参考电压。比较单元cu可比较操作电压vd及两参考电压。当比较单元cu包含比较器，其可例如为史密特触发(schmitttrigger)比较器，具有迟滞特性，所以可比较两参考电压。又如图2的实施例所示，比较单元cu可包含第二比较器comp2及第三比较器comp3，从而比较两参考电压。第二比较器comp2可包含第一端耦接于晶体管110的第一端，用以接收操作电压vd、第二端，用以接收第二参考电压vref2、及输出端，用以当操作电压vd达到第二参考电压vref2时，输出第二比较信号s2。第三比较器comp3包含第一端耦接于晶体管110的第一端，用以接收操作电压vd、第二端，用以接收第三参考电压vref3、及输出端，用以当操作电压vd达到第三参考电压vref3时，输出第三比较信号s3。第四比较器comp4包含第一端耦接于晶体管110的第一端，用以接收操作电压vd、第二端，用以接收第四参考电压vref4、及输出端，用以当操作电压vd达到第一参考电压vref4时，输出第四比较信号s4。

如图2所示，驱动控制器100还可以包含逻辑控制单元150，逻辑控制单元150可包含第一输入端in1、一组功能输入端、第四输入端in4，及第一输出端out1到第四输出端out4。第一输入端in1耦接于第一比较器comp1的输出端。该组功能输入端可对应地耦接于比较单元cu的该组输出端。在比较单元cu包含第二比较器comp2及第三比较器comp3的实施例中，该组功能输入端可包含第二输入端in2及第三输入端in3，其中第二输入端in2耦接于第二比较器comp2的输出端，第三输入端in3耦接于第三比较器comp3的输出端。第四输入端in4可耦接于第四比较器comp4的输出端。第一输出端out1耦接于第一操作单元sw1的控制端，用以控制第一操作单元sw1的导通或截止。第二输出端out2耦接于第二操作单元sw2的控制端，用以控制第二操作单元sw2的导通或截止。第三输出端out3耦接第一调整单元c1，用以控制第一调整单元c1是否提高晶体管110的控制端的电压。第四输出端out4耦接第二调整单元c2，用以控制第二调整单元c2是否降低晶体管110的控制端的电压。驱动控制器100还可以包含偏压单元185，耦接于逻辑控制单元150及第一电压vdd之间。晶体管110的第一端可耦接到线圈单元195，线圈单元195可为电力转换电路的变压器绕组(transformerwinding)单元。驱动控制器100可为(但不限于)集成电路(integratedcircuit)，或集成电路的一部分。电路接口100a、100b、100c可为驱动控制器100及晶体管110之间的接口，其可例如为集成电路的接脚(pin)或适宜的电路接点。

图3是本发明实施例中对应于驱动控制器100的电流及电压波形示意图。如图3所示，第一参考电压vref1、第二参考电压vref2、第三参考电压vref3、第四参考电压vref4可为负电压。

见图2、图3，由阶段ph1进入阶段ph2，基体二极管110d导通。当操作电压vd降到第一参考电压vref1(例如-150毫伏特(mv))时，逻辑控制单元150的第一输出端out1可根据第一比较信号s1控制第一操作单元sw1导通，以使晶体管110的控制端(例如栅极)的电压vdrv上升，从而加深晶体管110的导通程度。如阶段ph2所示，电压vdrv可升至最高值vdrvmax(例如10伏特)，使晶体管110的导通程度加深。于阶段ph3，当操作电流id下降，操作电压vd会往0伏特的方向改变，由于操作电压vd此时为负电压，故操作电压vd会上升。

当操作电压vd升到第二参考电压vref2(例如-26毫伏特)时，进入阶段ph4，逻辑控制单元150的第四输出端out4可根据第二比较信号s2使能第二调整单元c2，第二调整单元c2使晶体管110的控制端的电压vdrv下降，故可使晶体管110的导通程度下降，导通阻抗rds上升，操作电压vd可从第二参考电压vref2下降。

当操作电压vd降到第三参考电压vref3(例如-33毫伏特)时，进入阶段ph5，逻辑控制单元150的第三输出端out3可根据第三比较信号s3使能第一调整单元c1，第一调整单元c1使晶体管110的控制端的电压vdrv上升。电压vdrv上升，可使晶体管110的导通阻抗rds下降，故操作电压vd可上升。

当操作电压vd升到第二参考电压vref2，进入阶段ph6，其操作原理相似于阶段ph4，逻辑控制单元150使能第二调整单元c2，第二调整单元c2使晶体管110的控制端的电压vdrv下降，以使操作电压vd下降。

当操作电压vd降到第三参考电压vref3时，进入阶段ph7，其操作原理相似于阶段ph5，逻辑控制单元150使能第一调整单元c1，第一调整单元c1使晶体管110的控制端的电压vdrv上升，使操作电压vd可上升。

当操作电压vd升到第二参考电压vref2，进入阶段ph8，其操作相似于阶段ph6，故不重述。如图3所示，藉由比较操作电压vd及第二参考电压vref2、第三参考电压vref3，可动态调整晶体管110的控制端的电压vdrv，使操作电压vd被调控于第二参考电压vref2及第三参考电压vref3之间。图3中，阶段ph4至ph8中，操作电压vd的上下调控的次数是举例，根据不同实施例，可能会有差异，但功效仍为将操作电压vd调控于第二参考电压vref2及第三参考电压vref3之间。

在阶段ph9中，操作电流id持续下降，已接近0安培，操作电压vd随之升到第四参考电压vref4(例如-5毫伏特)时，可进入阶段ph10。阶段ph10中，操作电压vd已无法被维持于第二参考电压vref2及第三参考电压vref3之间，逻辑控制单元150的第二输出端out2可根据第四比较信号s4，控制第二操作单元sw2导通，使晶体管110的控制端接收第二电压vll，由于电压vdrv可被拉到第二电压vll，故可截止晶体管110。阶段ph10的时段长度可为截止晶体管110的截止延迟时间。相较于现有技术中，晶体管的控制端电压是由最高值下拉，图3的阶段ph10中，电压vdrv可由最高值vdrvmax的大约半值以下(例如约5伏特)被下拉，故晶体管110的截止延迟时间可缩短，有助于提升控制电路的速度。

根据本发明实施例，图2的第一调整单元c1及第二调整单元c2实质上不会同时使能。此外，第一操作单元sw1及第二操作单元sw2也实质上不会同时导通。第一参考电压vref1至第四参考电压vref4可均为负电压。第一参考电压vref1可低于第三参考电压vref3，第三参考电压vref3可低于第二参考电压vref2，第二参考电压vref2可低于第四参考电压vref4。举例而言，第一参考电压vref1、第二参考电压vref2、第三参考电压vref3及第四参考电压vref4可分别为(但不限于)-150毫伏特、-26毫伏特、-33毫伏特及-5毫伏特。

图4系本发明实施例的驱动控制器100的控制方法400流程图。见图2、3、4，控制方法400可包含以下步骤：

步骤410：当操作电压vd降到第一参考电压vref1，导通第一操作单元sw1，以使晶体管110的控制端的电压vdrv上升，从而导通晶体管110；

步骤420：当操作电压vd升到第二参考电压vref2，禁用第一操作单元sw1并使能第二调整单元c2，第二调整单元c2使晶体管110的控制端的电压vdrv下降；

步骤430：当操作电压vd降到第三参考电压vref3，禁用第二调整单元c2并使能第一调整单元c1，第一调整单元c1使晶体管110的控制端的电压vdrv上升；

步骤440：操作电压vd是否升到第四参考电压vref4？若否，进入步骤420；若是，进入步骤450；及

步骤450：当操作电压vd升到第四参考电压vref4时，导通第二操作单元sw2，使晶体管110的控制端接收第二电压vll，从而截止晶体管110。

其中步骤410可对应于图3的阶段ph2，步骤420、430可对应于图3的阶段ph3到ph8，步骤440、450可对应于图3的阶段ph9、ph10。

综上所述，使用本发明实施例提供的驱动控制器100及控制方法400，可在操作电流id尚未降到0安培前，动态调控晶体管的控制端的电压vdrv。根据实施例，可缩短晶体管的截止延迟时间。因此，本发明实施例对于提高电路的效能及速度，都有实际的益处。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修改，都应属于本发明的涵盖范围。

【符号说明】

id操作电流

vds、vd操作电压

vdrv、voff电压

181、182曲线

t1、t2时点

100驱动控制器

100a、100b、100c电路接口

110晶体管

110d基体二极管

rds导通阻抗

vdd第一电压

vll第二电压

sw1第一操作单元

sw2第二操作单元

comp1第一比较器

cu比较单元

comp2第二比较器

comp3第三比较器

comp4第四比较器

in1第一输入端

in2第二输入端

in3第三输入端

in4第四输入端

out1第一输出端

out2第二输出端

out3第三输出端

out4第四输出端

c1第一调整单元

c2第二调整单元

150逻辑控制单元

185偏压单元

195线圈单元

s1第一比较信号

s2第二比较信号

s3第三比较信号

s4第四比较信号

vref1第一参考电压

vref2第二参考电压

vref3第三参考电压

vref4第四参考电压

ph1至ph10阶段

400控制方法

410至450步骤