一种时序控制装置及方法与流程

本申请涉及大数据存储服务器硬件技术领域，特别是涉及一种时序控制装置及方法。

背景技术

在云计算时代，海量数据存储传输需要大容量的存储载体平台。这种大容量的存储载体，在存储服务系统运行工作过程中，通常需要保证电源模块时序符合行业标准，即需要监视电源输出状态。

在现有技术中，通常由电源集成电路(powerintegratedcircuit，poweric)根据电源芯片的反馈信号，控制系统上电或下电的时序。其中，poweric可以包括多块电源芯片，且上一级电源芯片的电源状态(powergood，pg)信号输出端可以与下一级电源芯片的信号输入端相连，以便上一级电源芯片的pg信号输出端所输出的pg信号可以输入至下一级电源芯片的信号输入端。

然而，在现有技术中，存储服务系统运行工作过程中，当电源发生切换，且切换的电源之间存在电压差时，会导致在上电过程中，上一级电源芯片的pg信号存在波动干扰，相应地，pg信号时序电压也会受到干扰(例如高电平波动)；由于下一级电源芯片的信号输入端所输入的信号为上一级电源芯片所输出的pg信号，故下一级电源芯片所输出的pg信号也会受到影响，这样，会导致各级电源芯片的时序紊乱，进而导致各级电源芯片间歇性重启，存在数据丢失的风险。

技术实现要素：

为了解决上述技术问题，本申请提供了一种

本申请实施例公开了如下技术方案：

本申请实施例提供了一种一种时序控制装置，所述时序控制装置包括第一芯片、第二芯片和使能隔离模块；所述使能隔离模块包括第一上拉电阻、第二上拉电阻、第一场效应管mos和第二场效应管mos；

所述第一芯片的电源状态pg信号输出端与所述第一mos的栅极g极相连；所述第一上拉电阻的一端、所述第二mos的g极分别与所述第一mos的漏极d极相连；所述第二mos的d极分别与所述第二上拉电阻的一端、所述第二芯片的电平信号输入端相连；所述第一上拉电阻的另一端与所述第二上拉电阻的另一端分别与上拉电源相连；所述第一mos的源极s极和所述第二mos的s极分别接地；

其中，所述第一芯片的pg信号输出端输出pg信号后，若所述第一mos处于导通状态，且第二mos处于关断状态，则所述上拉电源将所述pg信号上拉至高电平，并将电平信号为高电平的所述pg信号作为使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则不向所述第二芯片的信号输入端输入信号。

可选的，所述使能隔离模块还包括隔离电阻；所述隔离电阻的一端与所述第一芯片的电源状态pg信号输出端相连，所述隔离电阻的另一端与所述第一mos的栅极g极相连；

所述隔离电阻用于调整所述第一mos和所述第二mos的开启响应时间。

可选的，所述第一mos和所述第二mos均为n沟道场效应管。

可选的，所述第一芯片和所述第二芯片为电源集成电路。

可选的，所述电源集成电路的型号为ir38263。

本申请还提供了一种时序控制方法，所述方法应用于上述任一项所述的时序控制装置，所述方法包括：

使能隔离模块接收第一芯片发送的pg信号；

所述使能隔离模块根据所述pg信号，确定所述使能隔离模块中第一场效应管mos和第二场效应管mos的工作状态；

若所述第一mos处于导通状态，且第二mos处于关断状态，则上拉电源将所述pg信号上拉至高电平，所述使能隔离模块将电平信号为高电平的所述pg信号作为使能信号，并将所述使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则不向所述第二芯片的信号输入端输入信号。

可选的，所述第一mos和所述第二mos均为n沟道场效应管。

可选的，所述第一芯片和所述第二芯片为电源集成电路。

可选的，所述电源集成电路的型号为ir38263。

本申请还提供了一种时序控制装置，所述装置包括：

接收单元，用于接收第一芯片发送的pg信号；

确定单元，用于根据所述pg信号，确定第一场效应管mos和第二场效应管mos的工作状态；

发送单元，用于若所述第一mos处于导通状态，且第二mos处于关断状态，则上拉电源将所述pg信号上拉至高电平，所述使能隔离模块将电平信号为高电平的所述pg信号作为使能信号，并将所述使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则不向所述第二芯片的信号输入端输入信号。

由上述技术方案可以看出，在本申请的技术方案中，时序控制装置包括第一芯片、第二芯片和使能隔离模块。所述使能隔离模块包括第一上拉电阻、第二上拉电阻、第一场效应管mos和第二场效应管mos。所述第一芯片的电源状态pg信号输出端与所述第一mos的栅极g极相连；所述第一上拉电阻的一端、所述第二mos的g极分别与所述第一mos的漏极d极相连；所述第二mos的d极分别与所述第二上拉电阻的一端、所述第二芯片的电平信号输入端相连；所述第一上拉电阻的另一端与所述第二上拉电阻的另一端分别与上拉电源相连；所述第一mos的源极s极和所述第二mos的s极分别接地。由上可见，在第一芯片的pg信号输出端输出pg信号后，若所述第一mos处于导通状态，且第二mos处于关断状态，则说明所述pg信号为高电平，所述上拉电源可以将所述pg信号上拉至高电平，并将电平信号为高电平的所述pg信号作为使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则说明所述pg信号为低电平，并且不向所述第二芯片的信号输入端输入信号。可见，当第一芯片的pg信号输出端输出的pg信号为高电平时，可以向第二芯片的信号输入端输入使能信号，而当第一芯片的pg信号输出端输出的pg信号为低电平时，不向第二芯片的信号输入端输入使能信号；这样，当第一芯片的pg信号时序受到干扰时，由于第一芯片所输出的pg信号经过使能隔离模块后，仅当pg信号为高电平时才向第二芯片的信号输入端输入使能信号，故可以使得第二芯片的pg信号不会发生波动，即第二芯片的pg信号不会受到影响，避免了第二芯片的时序紊乱，从而大大降低了第二芯片发生间歇性重启、数据丢失的风险，进而保证了存储服务系统的运行工作。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种时序控制装置的结构示意图；

图2为本申请实施例提供的一种使能隔离模块的结构示意图；

图3为本申请实施例提供的一种时序控制方法的方法流程图；

图4为本申请实施例提供的一种时序控制装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面结合附图，详细说明本申请的各种非限制性实施方式。

参见图1，为本申请实施例提供的一种时序控制装置的结构示意图。如图1所示，本实施例提供了一种测试电路板信号装置，时序控制装置包括第一芯片101、第二芯片102和使能隔离模块103。其中，如图2所示，使能隔离模块103可以包括第一上拉电阻104、第二上拉电阻105、第一场效应管mos106和第二场效应管mos107。

需要说明的是，在一种实现方式中，第一mos106和第二mos107可以均为n沟道场效应管。在一种实现方式中，所述第一芯片和所述第二芯片可以为电源集成电路，例如，电源集成电路的型号可以为ir38263。

在本实施例中，第一芯片101的电源状态pg信号输出端与第一mos106的栅极g极相连；第一上拉电阻104的一端、第二mos107的g极分别与第一mos106的漏极d极相连；第二mos107的d极分别与第二上拉电阻105的一端、第二芯片102的电平信号输入端相连；第一上拉电阻104的另一端与第二上拉电阻105的另一端分别与上拉电源108相连，其中，上拉电源108的电压可以为3v，并且，第一上拉电阻104和第二上拉电阻105的作用均为防止使能隔离模块103对地短路；第一mos106的源极s极和第二mos107的s极分别接地。

在本实施例中，所述第一芯片101的pg信号输出端输出pg信号后，若所述第一mos106处于导通状态，且第二mos107处于关断状态，则说明该pg信号可以为高电平，故上拉电源108可以将该pg信号上拉至高电平，并可以将电平信号为高电平的该pg信号作为使能信号，向第二芯片102的信号输入端输入；若第一mos106处于关断状态，且第二mos107处于导通状态，则不向第二芯片102的信号输入端输入信号。这样，可以使得当第一芯片101的pg信号时序受到干扰时，由于第一芯片101所输出的pg信号经过使能隔离模块102后，仅当pg信号为高电平时才向第二芯片102的信号输入端输入使能信号，故可以使得第二芯片102的pg信号不会发生波动，即第二芯片102的pg信号不会受到影响，避免了第二芯片102的时序紊乱，从而大大降低了第二芯片102发生间歇性重启、数据丢失的风险。

在一种可能的实现方式中，使能隔离模块103还可以包括隔离电阻109。其中，隔离电阻109的一端与第一芯片101的电源状态pg信号输出端相连，隔离电阻109的另一端与第一mos106的栅极g极相连。具体地，隔离电阻109可以用于调整第一mos106和第二mos107的开启响应时间，以便第一mos106和第二mos107的开启响应时间达到预设值，其中，该预设值可以理解为理想值；需要说明的是，若隔离电阻109的阻值越大，则第一mos106和第二mos107的开启响应时间越长，反之，则第一mos106和第二mos107的开启响应时间越短。

由上述技术方案可以看出，在本申请的技术方案中，时序控制装置包括第一芯片、第二芯片和使能隔离模块。所述使能隔离模块包括第一上拉电阻、第二上拉电阻、第一场效应管mos和第二场效应管mos。所述第一芯片的电源状态pg信号输出端与所述第一mos的栅极g极相连；所述第一上拉电阻的一端、所述第二mos的g极分别与所述第一mos的漏极d极相连；所述第二mos的d极分别与所述第二上拉电阻的一端、所述第二芯片的电平信号输入端相连；所述第一上拉电阻的另一端与所述第二上拉电阻的另一端分别与上拉电源相连；所述第一mos的源极s极和所述第二mos的s极分别接地。由上可见，在第一芯片的pg信号输出端输出pg信号后，若所述第一mos处于导通状态，且第二mos处于关断状态，则说明所述pg信号为高电平，所述上拉电源可以将所述pg信号上拉至高电平，并将电平信号为高电平的所述pg信号作为使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则说明所述pg信号为低电平，并且不向所述第二芯片的信号输入端输入信号。可见，当第一芯片的pg信号输出端输出的pg信号为高电平时，可以向第二芯片的信号输入端输入使能信号，而当第一芯片的pg信号输出端输出的pg信号为低电平时，不向第二芯片的信号输入端输入使能信号；这样，当第一芯片的pg信号时序受到干扰时，由于第一芯片所输出的pg信号经过使能隔离模块后，仅当pg信号为高电平时才向第二芯片的信号输入端输入使能信号，故可以使得第二芯片的pg信号不会发生波动，即第二芯片的pg信号不会受到影响，避免了第二芯片的时序紊乱，从而大大降低了第二芯片发生间歇性重启、数据丢失的风险，进而保证了存储服务系统的运行工作。

参见图3，示出了本申请实施例中一种时序控制方法，所述方法应用于图1对应的时序控制装置，所述方法包括：

s301：使能隔离模块接收第一芯片发送的pg信号。

s302：所述使能隔离模块根据所述pg信号，确定所述使能隔离模块中第一场效应管mos和第二场效应管mos的工作状态。

s303：若所述第一mos处于导通状态，且第二mos处于关断状态，则上拉电源将所述pg信号上拉至高电平，所述使能隔离模块将电平信号为高电平的所述pg信号作为使能信号，并将所述使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则不向所述第二芯片的信号输入端输入信号。

在本实施例中，第一芯片的pg信号输出端输出pg信号后，若第一mos处于导通状态，且第二mos处于关断状态，则说明该pg信号可以为高电平；故可以先通过上拉电源，将该pg信号由低电平上拉至高电平，以保证该pg信号经过上拉电源拉高后为高电平，接着，可以将电平信号为高电平的该pg信号作为使能信号，并向第二芯片的信号输入端输入，以使得第二芯片能够根据该使能信号，控制上电或下电的时序，并记录数据。若第一mos处于关断状态，且第二mos处于导通状态，则说明该pg信号为低电平，为避免第二芯片的pg信号的电平信号不断在高电平和低电平之间来回切换，导致第二芯片的pg信号发生波动，故可以不向第二芯片的信号输入端输入信号。

由上述技术方案可以看出，在本申请的技术方案中，当第一芯片的pg信号时序受到干扰时，由于第一芯片所输出的pg信号经过使能隔离模块后，仅当pg信号为高电平时才向第二芯片的信号输入端输入使能信号，故可以使得第二芯片的pg信号不会发生波动，即第二芯片的pg信号不会受到影响，避免了第二芯片的时序紊乱，从而大大降低了第二芯片发生间歇性重启、数据丢失的风险，进而保证了存储服务系统的运行工作。

参见图4，示出了本申请实施例中一种时序控制装置，所述装置包括：

接收单元401，用于接收第一芯片发送的pg信号。

确定单元402，用于根据所述pg信号，确定第一场效应管mos和第二场效应管mos的工作状态。

发送单元403，用于若所述第一mos处于导通状态，且第二mos处于关断状态，则上拉电源将所述pg信号上拉至高电平，所述使能隔离模块将电平信号为高电平的所述pg信号作为使能信号，并将所述使能信号向所述第二芯片的信号输入端输入；若所述第一mos处于关断状态，且第二mos处于导通状态，则不向所述第二芯片的信号输入端输入信号。

由上述技术方案可以看出，在本申请的技术方案中，当第一芯片的pg信号时序受到干扰时，由于第一芯片所输出的pg信号经过使能隔离模块后，仅当pg信号为高电平时才向第二芯片的信号输入端输入使能信号，故可以使得第二芯片的pg信号不会发生波动，即第二芯片的pg信号不会受到影响，避免了第二芯片的时序紊乱，从而大大降低了第二芯片发生间歇性重启、数据丢失的风险，进而保证了存储服务系统的运行工作。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上所述，仅为本较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。