产生恒定基准电流的芯片的制作方法

本申请涉及芯片技术领域，特别是涉及产生恒定基准电流的芯片。

背景技术：

在芯片工艺上，常用的如bi-cmos，cmos等，已经发展出可靠的基准电压电路。带隙基准随着技术发展，其电源，温度稳定性已经可以满足大部分使用的要求。而芯片内部有源器件的增益，如mos管的电压电流转换率gm，三极管的电流放大系数β，对于片外原件如led的发光系数，温度传感器的温度电压系数等都通过电流计算。因此需要通过基准电压转换成基准电流，使芯片的各个部分性能计算有一个固定的参考值。

通常，在芯片内部，利用运算放大器，通过基准电压与电阻相除，产生基准电流。再通过电流镜等电路复制输出，对芯片各个模块进行偏置。与片外原件不同，在芯片工艺中，实现电阻的工艺一般为多晶硅，有源掺杂如n阱或p阱电阻和金属电阻等方式。由于多晶硅电阻为无源器件，不需要电压偏置，也不用考虑闩锁效应失效。方块电阻值在几百欧姆左右，且温度特性较好。在基准电流产生的电路中，一般采用多晶硅电阻。但在芯片工艺中，上述的电阻都会随工艺变化而产生+/-15％至+/-30％的变化，基准电流也随之改变。偏置电流与芯片功耗，电路的驱动能力，放大器增益，以及环路稳定性等性能参数关系密切，甚至影响电路正常功能。

一般为了覆盖工艺产生的偏置电流变化，在电路设计中会加入相应的设计余量，保证在偏置电流最大或最小的情况下，电路可以正常工作。但这提高了电路的性能成本。如需要更多的功耗，也会增加电路的设计难度。由于片外原件如片外电容，片外电阻的误差较小(普遍型号上偏差为5％，特殊器件可达1％)。在传统的设计中，如需要不随芯片变化的电流，需要在芯片上增加一个外接电阻引脚，通过片外电阻产生偏置。这增加了外围原件，芯片引脚也需要调整，使后续改版的产品无法与前代产品兼容。

技术实现要素：

基于此，有必要针对芯片因工艺偏差引起片内电阻变化，而无法实现输出恒定基准电流的问题，提供一种产生恒定基准电流的芯片。

一种产生恒定基准电流的芯片，包括：

第一电路，用于输出基准电压；

电流镜，所述电流镜的输入端与所述第一电路的第一输出端连接，所述电流镜的第一输出端与所述第一电路的输入端连接；

可调电阻阵列电路，所述可调电阻阵列电路的输出端与所述第一电路的输入端连接；

第二电路，所述第二电路的第一输入端与所述第一电路的第二输出端连接，所述第二电路的第一输出端与所述可调电阻阵列电路的输入端连接；

时钟电路，所述时钟电路的输出端与所述第二电路的第二输入端连接；

开关电路，所述开关电路的第一输入端与所述电流镜的第二输出端连接，所述开关电路的第二输入端与所述第二电路的第二输出端连接，所述开关电路的第一输出端分别与所述第二电路的第三输入端和第一电容连接，所述开关电路的第二输出端接地；

所述第一电路还用于输出电压调节信号至所述电流镜，所述第二电路用于输出调节所述可调电阻阵列电路阻值的调节信号，以及用于输出控制所述开关电路开闭的控制信号。

在其中一个实施例中，所述第一电路包括：

带隙基准源，所述带隙基准源的输出端与所述第二电路的第一输入端连接，所述带隙基准源用于产生带隙基准电压；

运算放大器，所述运算放大器的第一输入端与所述带隙基准源的输出端连接，所述运算放大器的第二输入端与所述可调电阻阵列电路的输出端连接，所述运算放大器的输出端与所述电流镜的输入端连接，所述运算放大器基于所述基准电压和所述可调电阻阵列电路输出端输出的反馈电压，输出所述电压调节信号至所述电流镜。

在其中一个实施例中，所述第二电路包括：

计时器，所述计时器的输入端与所述时钟电路的输出端连接；

控制电路，所述控制电路的输出端分别与所述开关电路的第二输入端连接，所述控制电路的第一输入端与所述计时器的输出端连接；

比较器，所述比较器的第一输入端与所述第一电路的第二输出端连接，所述比较器的第二输入端与所述开关电路的第一输出端连接，所述比较器的输出端与所述控制电路的第二输入端连接。

在其中一个实施例中，所述计时器包括：

多个级联的d触发器，第一级所述d触发器的脉冲输入端与所述时钟电路的输出端连接；

译码器，每一级所述d触发器的q输出端均与所述译码器输入端连接；

数字比较器，所述译码器的输出端与所述数字比较器的第一输入端连接，所述数字比较器的第二输入端连接预设目标值的输出端，所述数字比较器的输出端与所述控制电路的第一输入端连接。

在其中一个实施例中，所述控制电路包括：

第一d触发器，所述第一d触发器的脉冲输入端与所述计时器的输出端连接，所述第一d触发器的d输入端与所述比较器的输出端连接；

数字逻辑控制器，所述数字逻辑控制器的第一输入端与所述计时器的输出端连接，所述第一d触发器的q输出端和所述第一d触发器的q非输出端均与所述数字逻辑控制器的第二输入端连接，所述数字逻辑控制器的第一输出端与所述可调电阻阵列电路的输入端连接，所述数字逻辑控制器的第二输出端与所述开关电路的第二输入端连接。

在其中一个实施例中，所述可调电阻阵列电路包括：

多个串联第一电阻，多个串联所述第一电阻的一端与所述第一电路的输入端连接，多个串联所述第一电阻的另一端接地；其中，

每一个所述第一电阻均并联一个第一控制开关，每一个所述第一控制开关的控制信号输入端均与所述第二电路的第一输出端连接。

在其中一个实施例中，所述可调电阻阵列电路包括：

多个并联支路，每一个所述并联支路的一端均与所述第一电路的输入端连接，每一个所述并联支路的另一端均接地；其中，

每一个所述并联支路均包括第二电阻和与所述第二电阻串联的第二控制开关，每一个所述第二控制开关的控制信号输入端均与所述第二电路的第一输出端连接。

在其中一个实施例中，所述开关电路包括：

控制开关，所述控制开关的第一输入端与所述电流镜的第二输出端连接，所述控制开关的第二输入端与所述第二电路的第二输出端连接，所述控制开关的第二输出端接地；

选通模块，所述选通模块的输入端与所述控制开关的第一输出端连接，所述选通模块的输出端分别与所述第二电路的第三输入端和所述第一电容连接。

在其中一个实施例中，所述芯片还包括：

第二电容，所述第二电容的输入端与所述开关电路的第一输出端连接，所述第二电容的输出端接地。

在其中一个实施例中，所述电流镜包括：

第一mos管，所述第一mos管的栅极与所述第一电路的第一输出端连接，所述第一mos管的漏级与所述第一电路的输入端连接；

第二mos管，所述第二mos管的栅极与所述第一电路的第一输出端连接，所述第二mos管的漏级与所述开关电路的第一输入端连接，所述第二mos管的源级与所述第一mos管的源级连接。

与现有技术相比，上述产生恒定基准电流的芯片，包括所述第一电路、所述电流镜、所述可调电阻阵列电路、所述第二电路、所述时钟电路和所述开关电路。所述第一电路用于输出基准电压。所述电流镜的输入端与所述第一电路的第一输出端连接。所述电流镜的第一输出端与所述第一电路的输入端连接。所述可调电阻阵列电路的输出端与所述第一电路的输入端连接。所述第二电路的第一输入端与所述第一电路的第二输出端连接。所述第二电路的第一输出端与所述可调电阻阵列电路的输入端连接。所述时钟电路的输出端与所述第二电路的第二输入端连接。

所述开关电路的第一输入端与所述电流镜的第二输出端连接。所述开关电路的第二输入端与所述第二电路的第二输出端连接。所述开关电路的第一输出端分别与所述第二电路的第三输入端和所述第一电容连接。所述开关电路的第二输出端接地。所述第一电路还用于输出电压调节信号至所述电流镜。所述第二电路用于输出调节所述可调电阻阵列电路阻值的调节信号，以及用于输出控制所述开关电路开闭的控制信号。

本申请通过第一电路、电流镜、可调电阻阵列电路、第二电路、时钟电路和开关电路的配合，能够校正基准电流，使基准电流输出恒定。同时本申请的校正过程可与芯片其他功能并行进行，校正时并不影响芯片其他功能使用，实用性强。本申请还具有电路结构简单，易于实现的特点。

附图说明

图1为本申请一实施例提供的产生恒定基准电流的芯片的电路原理框图；

图2为本申请一实施例提供的产生恒定基准电流的芯片的电路结构框图；

图3为本申请一实施例提供的计时器与数字控制电路的电路原理框图；

图4为本申请一实施例提供的可调电阻阵列电路的电路图；

图5为本申请另一实施例提供的可调电阻阵列电路的电路图；

图6为本申请一实施例提供的产生恒定基准电流的控制时序图。

100第一电路

110带隙基准源

120运算放大器

200电流镜

210第一mos管

220第二mos管

230电源

300可调电阻阵列电路

310第一电阻

320第一控制开关

330并联支路

340第二电阻

350第二控制开关

400第二电路

410计时器

411d触发器

412译码器

413数字比较器

420控制电路

421第一d触发器

422数字逻辑控制器

430比较器

500时钟电路

600开关电路

610控制开关

620选通模块

700第一电容

800第二电容

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参见图1，本申请一实施例提供一种产生恒定基准电流的芯片，包括：所述第一电路100、所述电流镜200、所述可调电阻阵列电路300、所述第二电路400、所述时钟电路500和所述开关电路600。

所述第一电路100用于输出基准电压。所述电流镜200的输入端与所述第一电路100的第一输出端连接。所述电流镜200的第一输出端与所述第一电路100的输入端连接。所述可调电阻阵列电路300的输出端与所述第一电路100的输入端连接。

所述第二电路400的第一输入端与所述第一电路100的第二输出端连接。所述第二电路400的第一输出端与所述可调电阻阵列电路300的输入端连接。所述时钟电路500的输出端与所述第二电路400的第二输入端连接。

所述开关电路600的第一输入端与所述电流镜200的第二输出端连接。所述开关电路600的第二输入端与所述第二电路400的第二输出端连接。所述开关电路600的第一输出端分别与所述第二电路400的第三输入端和所述第一电容700连接。所述开关电路600的第二输出端接地。

所述第一电路100还用于输出电压调节信号至所述电流镜200。所述第二电路400用于输出调节所述可调电阻阵列电路300阻值的调节信号，以及用于输出控制所述开关电路600开闭的控制信号。

所述第一电路100用于输出基准电压至所述电流镜200，同时基于所述可调电阻阵列电路300的反馈电压输出电压调节信号至所述电流镜200。所述第一电路100的具体结构可以不做具体的限定，只要能够实现输出基准电压以及基于所述可调电阻阵列电路300的反馈电压输出电压调节信号至所述电流镜的功能即可。在一个实施例中，所述第一电路100可由电压基准源与第一运算放大器组成。电压基准源通过第一运算放大器将基准电压输出至所述电流镜200。同时第一运算放大器接收所述可调电阻阵列电路300的反馈电压，并基于反馈电压和基准电压输出电压调节信号至所述电流镜200。通过电压基准源和第一运算放大器即能实现上述功能。

所述电流镜200接收所述第一电路100输出的基准电压，依据基准电压通过第一输出端输出基准电流至所述可调电阻阵列电路300。并将第一输出端输出基准电流复制至第二输出端，并输出至所述开关电路600。所述电流镜200的具体结构可以不做具体的限定，只要能够实现将第一输出端输出的基准电流复制至第二输出端并输出即可。

所述可调电阻阵列电路300接收第二电路400输出的阻值调节信号，并依据所述电流镜200第一输出端输出的基准电流以及自身调节后的阻值，生成电反馈电压并输出至所述第一电路100。所述可调电阻阵列电路300的具体结构不做限定，只要能实现基于阻值调节信号并依据基准电流，以及自身调节后的阻值生成反馈电压并输出至所述第一电路100的功能即可。

所述第二电路400基于时钟电路500产生的参考时钟以及第一电容700上的电压，输出调节所述可调电阻阵列电路300阻值的调节信号，以及用于输出控制所述开关电路600开闭的控制信号。所述第二电路400的具体结构可以不做具体的限定，只要能够实现输出调节所述可调电阻阵列电路300阻值的调节信号，以及输出控制所述开关电路600开闭的控制信号的功能即可。在一个实施例中，所述第二电路400可由数字控制电路、第二运算放大器以及第一计时器组成。具体的，数字控制电路采用传统的数字控制电路即可。

所述时钟电路500用于产生参考时钟。所述时钟电路500的具体结构可以不做具体的限定，只要能够实现产生参考时钟的功能即可。在一个实施例中，所述参考时钟由晶振产生。可以理解，所述开关电路600的具体结构不做具体的限定，只要能够保证依据所述第二电路400输出的控制信号进行切换的功能即可。在一个实施例中，所述开关电路600为单刀双掷继电器开关。

本实施例中，通过所述第一电路100、所述电流镜200、所述可调电阻阵列电路300、所述第二电路400、所述时钟电路500和所述开关电路600的配合，能够校正基准电流，使基准电流输出恒定。同时本申请无需增加外围原件和引脚，具有设计简单、兼容性强的特点。

请参见图2，在一个实施例中，所述第一电路100包括所述带隙基准源110和所述运算放大器120。所述带隙基准源110的输出端与所述第二电路400的第一输入端连接。所述带隙基准源110用于产生带隙基准电压。所述运算放大器120的第一输入端与所述带隙基准源110的输出端连接。所述运算放大器120的第二输入端与所述可调电阻阵列电路300的输出端连接。所述运算放大器120的输出端与所述电流镜200的输入端连接。所述运算放大器120基于所述基准电压和所述可调电阻阵列电路300输出端输出的反馈电压，输出所述电压调节信号至所述电流镜200。

可以理解，所述第一电路100包括但不限于所述带隙基准源110与所述运算放大器120。在一个实施例中，所述运算放大器120可替换为第一比较器，易能实现上述功能。同样的，所述带隙基准源110也可替换为与所述带隙基准源110完成功能相同的元件，比如，常规的电压源。

在一个实施例中，所述第二电路400包括所述计时器410、所述控制电路420以及所述比较器430。所述计时器410的输入端与所述时钟电路500的输出端连接。所述控制电路420的输出端分别与所述开关电路600的第二输入端连接。所述控制电路420的第一输入端与所述计时器410的输出端连接。所述比较器430的第一输入端与所述第一电路100的第二输出端连接。所述比较器430的第二输入端与所述开关电路600的第一输出端连接。所述比较器430的输出端与所述控制电路420的第二输入端连接。

所述控制电路420接收所述计时器410输出的计时完成信号和所述比较器430输出的高电平或低电平。所述控制电路420基于计时完成信号和高电平或低电平输出调节所述可调电阻阵列电路300阻值的调节信号，以及输出控制所述开关电路600开闭的控制信号。从而完成对所述可调电阻阵列电路300和所述开关电路600的控制。所述控制电路420的具体结构可以不做具体的限定，只要能够实现输出调节所述可调电阻阵列电路300阻值的调节信号，以及输出控制所述开关电路600开闭的控制信号的功能即可。

请参见图3，在一个实施例中，所述计时器410包括多个级联的d触发器411、译码器412以及数字比较器413。第一级所述d触发器411的脉冲输入端与所述时钟电路500的输出端连接。每一级所述d触发器411的q输出端均与所述译码器412输入端连接。所述译码器412的输出端与所述数字比较器413的第一输入端连接。所述数字比较器413的第二输入端连接预设目标值的输出端。所述数字比较器413的输出端与所述控制电路420的第一输入端连接。

第一级所述d触发器411的q输出端还与第二级所述d触发器411的脉冲输入端连接。第二级所述d触发器411的q输出端还与第三级所述d触发器411的脉冲输入端连接。以此类推，第m-1级所述d触发器411的q输出端还与第m级所述d触发器411的脉冲输入端连接。

在一个实施例中，所述时钟电路500在第一级所述d触发器411的脉冲输入端输入一个时钟信号。每一级所述d触发器411的q输出端输出的结果均输入到所述译码器412进行译码。通过实施数字比较器413与预设目标值(a)进行比较。多个级联的所述d触发器411在每个时钟的上升沿翻转加1，当所述计时器410输出值达到预设目标值(a)时，输出计时完成信号，并复位多个级联的所述d触发器411。其中，a为正整数。

在一个实施例中，所述d触发器411个数(h)与计数时长有关，计数时长与预设目标值有关。所述d触发器411的个数：h>＝log2(n+1),n为正整数。在一个实施例中，当n＝1023时,则需要至少10个所述d触发器411。

在一个实施例中，所述控制电路420包括所述第一d触发器421和所述数字逻辑控制器422。所述第一d触发器421的脉冲输入端与所述计时器410的输出端连接。所述第一d触发器421的d输入端与所述比较器430的输出端连接。所述数字逻辑控制器422的第一输入端与所述计时器410的输出端连接。所述第一d触发器421的q输出端和所述第一d触发器421的q非输出端均与所述数字逻辑控制器422的第二输入端连接。所述数字逻辑控制器422的第一输出端与所述可调电阻阵列电路300的输入端连接。所述数字逻辑控制器422的第二输出端与所述开关电路600的第二输入端连接。

在所述计时器410每个周期开始时，所述第一电容700通过所述开关电路600与电流源连接，所述第一电容700充电。当所述计时器410完成计数周期时，数字比较器413输出有上升沿，所述第一d触发器421的d输入端连接所述比较器430的输出端。若所述比较器430输出高电平，则将高电平锁存在所述第一d触发器421的输出端(控制信号a)，即所述第一d触发器421的q输出端和所述第一d触发器421的q非输出端。

若控制信号a为高电平，则所述数字逻辑控制器422输出降低所述可调电阻阵列电路300阻值的调节信号。若控制信号a为低电平，则所述数字逻辑控制器422输出增大所述可调电阻阵列电路300阻值的调节信号。在每个计数周期结束后，输出脉冲调节信号(即输出控制所述开关电路600开闭的控制信号)，进而复位电容电压(即使所述第一电容700接地)。与此同时，所述可调电阻阵列电路300从高位开始调节阻值。

在一个实施例中，所述可调电阻阵列电路300包括：多个串联第一电阻310。多个串联所述第一电阻310的一端与所述第一电路100的输入端连接。多个串联所述第一电阻310的另一端接地。每一个所述第一电阻310均并联一个第一控制开关320。每一个所述第一控制开关320的控制信号输入端均与所述第二电路400的第一输出端连接。

所述可调电阻阵列电路300采用串联电阻阵列时，需要调整的电阻精度则高于1％。在一个实施例中，所述第一电阻310的数量为至少六个。与此同时，选取的第一控制开关320的阻抗需尽量小，避免影响所述可调电阻阵列电路300的阻值调节。

在一个实施例中，所述可调电阻阵列电路300包括多个并联支路330。每一个所述并联支路330的一端均与所述第一电路100的输入端连接。每一个所述并联支路330的另一端均接地。每一个所述并联支路330均包括第二电阻340和与所述第二电阻340串联的第二控制开关350。每一个所述第二控制开关350的控制信号输入端均与所述第二电路400的第一输出端连接。

所述可调电阻阵列电路300采用并联电阻阵列时，需要调整的电阻精度则高于1％。在一个实施例中，所述并联支路330的支路数量为至少六个。与此同时，选取的第二控制开关350的阻抗需尽量小，避免影响所述可调电阻阵列电路300的阻值调节。

在一个实施例中，所述开关电路600包括所述控制开关610和所述选通模块620。所述控制开关610的第一输入端与所述电流镜200的第二输出端连接。所述控制开关610的第二输入端与所述第二电路400的第二输出端连接。所述控制开关610的第二输出端接地。所述选通模块620的输入端与所述控制开关610的第一输出端连接。所述选通模块620的输出端分别与所述第二电路400的第三输入端和所述第一电容700连接。

所述控制开关610的具体结构可以不做具体的限定，只要能够实现基于控制信号进行开与闭的功能即可。在一个实施例中，所述控制开关610可采用继电器开关。所述选通模块620的作用是在当没有合适的片外电容(即第一电容700)时，所述选通模块620可连接到片内电容(即第二电容800)进行调整，具有适用性强的特点。

在一个实施例中，所述芯片还包括第二电容800。所述第二电容800的输入端与所述开关电路600的第一输出端连接。所述第二电容800的输出端接地。当芯片进行基准电流校正时，若没有合适的片外电容(即第一电容700)时，可通过所述选通模块620连接到第二电容800(即片内电容)进行调整，使得芯片具有适用性强的特点。

请参见图2，在一个实施例中，所述电流镜200包括所述第一mos管210和所述第二mos管220。所述第一mos管210的栅极与所述第一电路100的第一输出端连接。所述第一mos管210的漏级与所述第一电路100的输入端连接。所述第二mos管220的栅极与所述第一电路100的第一输出端连接。所述第二mos管220的漏级与所述开关电路600的第一输入端连接。所述第二mos管220的源级与所述第一mos管210的源级连接。

在一个实施例中，所述电流镜200可采用pmos管实现电流的复制。具体使用时，可根据不同工艺选取pmos管的尺寸，为实现输出阻抗高的要求，一般采用长沟道pmos管。在一个实施例中，所述第二mos管220的源级和所述第一mos管210的源级均与电源230电连接。通过电源230提供所需的电能。

请参见图6，电容(即第一电容700)充电电压与参考电平(即基准电压)比较。其中，充电时长＝(电容值*参考电压)/充电电流，计时时长＝参考时钟周期*时钟个数(即时钟计时的数值)。

当充电时长大于计时长度时，控制电路(即第二电路400)通过调整电阻阵列(即可调电阻阵列电路300)，调整充电电流，并重新对电容充电计时，直到充电时长与计时长度相等时，结束调整。此时，充电电流(终值)＝计时长度/(电容值*参考电压)，等式右方的三个参数都与芯片工艺无关，即充电电流(终值)不随芯片的工艺改变。通过电流镜复制可将充电电流(终值)输出作为偏置电流(即基准电流)使用。

本申请由所述带隙基准源110产生基准电压，通过所述可调电阻阵列电路300和所述电流镜200偏置产生可调整的片外电容(即所述第一电容700)充电电流。通过所述时钟电路500和所述计时器410配合，在固定时间内对片外电容充电。充电结束时通过所述比较器430对片外电容电压与基准电压进行比较。根据比较结果调整所述可调电容阵列电路300的电阻值，改变充电电流，使每次充电后电容的电压与基准电压逐次逼近。最接近一次充电电流配置即为基准电流。

本申请的调整过程如下：

首先，所述带隙基准源110提供基准偏置电压vref，通过所述运算放大器120和所述可调电阻阵列rtrim(即可调电阻阵列电路300)，在所述电流镜200上产生电流i1＝vref/rtrim。然后通过所述电流镜200将i1(即所述电流镜200的第一输出端输出的电流)复制到外部电容(即所述第一电容700)充电电流源i2(即电流镜200的第二输出端输出的电流)，有i2＝i1。

其次，通过晶振(即所述时钟电路500)产生的参考时钟fin与所述计时器410(计数为k)对充电时间计时(充电前将电容电荷放电为0)，每次充电的时长为tch＝k/fin。在充电结束时，所述第一电容700(co)上的电压为vcap＝i2*tch/c0＝i2*k/(fin*c0)。然后，使用所述比较器430对vcap与vref进行比较，若vcap小于vref，则调整rtrim，使i1增加。若vcap大于vref，则调整rtrim，使i1减少。

最后，重复上述过程，使vcap等于vref，此时i1＝i2＝vref*fin*c0/k。由于晶振频率fin与所述第一电容700(co)的误差很小，根据实际电路设计选取合适的vref、fin、k和c0，即可以实现输出恒定的偏置电流i1(即基准电流)。

综上所述，本申请通过所述第一电路100、所述电流镜200、所述可调电阻阵列电路300、所述第二电路400、所述时钟电路500和所述开关电路600的配合，能够校正基准电流，使基准电流输出恒定。同时本申请无需增加外围原件和引脚，具有设计简单、兼容性强的特点。本申请在校正过程与可芯片其他功能并行进行，校正时不影响芯片其他功能使用。本申请若配合温度检测控制等模块，可进一步减少偏置电流在温度变化是的影响。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。