带隙基准电路的制作方法
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种带隙基准电路。
【背景技术】
[0002]如图1所示，是现有带隙基准源的结构示意图；包括启动电路101和带隙基准主体电路102。带隙基准主体电路101的PMOS管PMO和PMl组成两个镜像电路，通过连接于两个镜像电路上的NMOS管NMO和NMl使NMOS管NMO和NMl的源极电位相同，三极管QlOO和QlOl也分别位于两个镜像电路上，三极管QlOO和QlOl的基极和集电极连接在一起呈二极管结构，图1中所示的三极管QlOO和QlOl都为PNP管且三极管QlOl和Q10100的发射极面积比为N:1，其中N大于1，这样三极管QlOO的基极发射极电压VbelOO会大于三极管QlOl的基极发射极电压VbelOl ;在NMOS管匪I的源极和三极管QlOl的发射极之间连接有电阻RO，电流Il就为(VbelOO-VbelOl)/RO，AVbe即(VbelOO-VbelOl)具有正温度系数，所以电流Il为与绝对温度成正比(Proport1nal To Absolute Temperature,PTAT)电流。PMOS管PM2和PMl组成镜像电路，使得PMOS管PM2路径上的电流12为电路Il的镜像电路，电流12通过电阻Rl和连接成二极管结构的三极管Q102连接，输出基准电压VBG由I2XR1+Vbel02决定，其中Vbel02为三极管Q102的基极发射极电压，12具有正温度系数，Vbel02具有负温度系数，这样基准电压VBG的温度系数就能调节。
[0003]启动电路101 包括 NMOS 管 NST，NSTPl 和 NSTP，PMOS 管 PST，电阻 RST ;启动时 NMOS管NST的栅极为高压而导通，电流输入到三极管QlOO的路径而使整个带隙基准主体电路102启动，之后，PMOS管PST镜像PMOS管PMl的电流而使NMOS管NSTP导通，NMOS管NSTPl也导通，NMOS管NSTPl导通使NMOS管NST的栅极电压拉低而使NMOS管NST截止。现有电路的驱动能力较差，当基准电压VBG的输出端有较大的抽电流时，基准电压VBG容易下降。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种带隙基准电路，能提高输出端的驱动能力。
[0005]为解决上述技术问题，本发明提供的带隙基准电路包括:启动电路，PTAT电流产生电路，输出缓冲和基准电压产生电路。
[0006]所述启动电路连接所述PTAT电流产生电路并在带隙基准电路开启时提供启动电流。
[0007]PTAT电流产生电路输出第一电流，所述第一电流为PTAT电流。
[0008]所述输出缓冲和基准电压产生电路包括:
[0009]第一三极管和第二三极管，所述第一三极管连接成基极和集电极短接的二极管结构，所述第二三极管连接成基极和集电极短接的二极管结构。
[0010]第一镜像电路，第二镜像电路和第三镜像电路，所述第一镜像电路输出的第二电流、所述第二镜像电路输出的第三电流和所述第三镜像电路输出的第四电流都为所述第一电流的镜像电流。
[0011]第一 NMOS管的漏极连接所述第二镜像电路并输入所述第三电流，第二 NMOS管的漏极连接所述第三镜像电路并输入所述第四电流，所述第一 NMOS管的栅极和漏极以及所述第二 NMOS管的栅极连接在一起；所述第一三极管连接在所述第一 NMOS管的源极和地之间，所述第二三极管连接在所述第二 NMOS管的源极和地之间，所述第一镜像电路连接所述第一 NMOS管的源极。
[0012]输出路径包括第一 PMOS管和第一电阻，所述第一 PMOS管的源极连接电源电压，所述第一 PMOS管的栅极连接所述第二 NMOS管的漏极，所述第一电阻连接在所述第一 PMOS管的漏极和所述第二 NMOS管的源极之间，所述第一 PMOS管的漏极作为所述带隙基准电路输出端并输出基准电压。
[0013]流过所述第一三极管的电流为所述第二电流和所述第三电流的第一叠加电流，流过所述第二三极管的电流为所述第四电流和以及所述输出路径输出的第五电流的第二叠加电流；所述第一叠加电流和所述第二叠加电流的大小比由所述第一三极管和所述第二三极管的发射极面积比决定，由所述第一叠加电流和所述第二叠加电流的大小比以及所述第二电流、所述第三电流和所述第四电流的大小确定所述第五电流的大小。
[0014]从所述带隙基准电路输出端、所述第二 NMOS管的源极到所述第二 NMOS管的漏极形成一负反馈路径实现对所述第一 PMOS管的栅极的控制，当所述带隙基准电路输出端的抽电流增加使所述基准电压降低时，通过所述负反馈路径使第一 PMOS管的栅极电压下降、所述第一 PMOS管的漏极输出的电流增加使所述基准电压维持不变。
[0015]进一步的改进是，第一电容并联在所述第一电阻的两端。
[0016]进一步的改进是，所述第一三极管和所述第二三极管的发射极面积相同，所述第三电流和所述第四电流的大小相等，所述第五电流的大小等于所述第二电流的大小。
[0017]进一步的改进是，所述第一三极管为PNP管，所述第一三极管的发射极连接所述第一 NMOS管的源极，所述第一三极管的基极和集电极接地；所述第二三极管为PNP管，所述第二三极管的发射极连接所述第二 NMOS管的源极，所述第二三极管的基极和集电极接地。
[0018]进一步的改进是，所述第一三极管为NPN管，所述第一三极管的发射极接地，所述第一三极管的基极和集电极接所述第一 NMOS管的源极；所述第二三极管为NPN管，所述第二三极管的发射极接地，所述第二三极管的基极和集电极接所述第二 NMOS管的源极。
[0019]进一步的改进是，所述第一镜像电路包括第二 PMOS管，所述第二 PMOS管的源极接电源电压，所述第二 PMOS管的漏极连接所述第一 NMOS管的源极，所述第二 PMOS管的栅极连接到所述PTAT电流产生电路并使所述第二电流和所述第一电流成镜像关系。
[0020]进一步的改进是，所述第二镜像电路包括第三PMOS管，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接所述第一 NMOS管的漏极，所述第三PMOS管的栅极连接到所述PTAT电流产生电路并使所述第三电流和所述第一电流成镜像关系。
[0021]进一步的改进是，所述第三镜像电路包括第四PMOS管，所述第四PMOS管的源极接电源电压，所述第四PMOS管的漏极连接所述第二 NMOS管的漏极，所述第四PMOS管的栅极连接到所述PTAT电流产生电路并使所述第四电流和所述第一电流成镜像关系。
[0022]进一步的改进是，所述PTAT电流产生电路包括第四镜像电路，第五镜像电路，第三NMOS管，第四NMOS管，第三三极管，第四三极管，第二电阻。所述第三三极管连接成基极和集电极短接的二极管结构，所述第四三极管连接成基极和集电极短接的二极管结构。所述第三NMOS管的漏极连接所述第四镜像电路，所述第四NMOS管的漏极连接所述第五镜像电路，所述第三NMOS管的栅极和漏极连接所述第四NMOS管的栅极，所述第三三极管连接在所述第三NMOS管的源极和地之间，所述第二电阻的第一端连接所述第四NMOS管的源极，所述第四三极管连接在所述第二电阻的第二端和地之间。所述第四三极管和所述第三三极管的发射极面积比大于1，由所述第五镜像电路、所述第四NMOS管和所述第四三极管组成的路径形成所述第一电流。<