一种解调电路的制作方法

本申请属于电子技术领域，具体涉及一种解调电路。

背景技术：

无线充电技术的市场需求越来越大，其中无线充电联盟(wpc)的qi标准的市占率最为广泛。市场已经根据qi标准，推出各种相应的信号解调方案。

由于qi标准下的ask调幅信号频率低至2khz左右，当前多数解调方案为了实现低通滤波、隔直等功能，仍然需要多个外围放大器、电阻、电容，这并不利于解调电路的集成化。因此这些解调方案已经无法满足日益增长的低成本需求、不利于降低应用电路的体积、也不利于降低调试复杂度。

技术实现要素：

为了解决上述问题，本申请提供了一种解调电路可以便于集成，无需外围放大器、电阻、电容，从而降低了解调电路的体积和成本以及解调复杂度。

本申请提供了一种解调电路，包括：依次连接的整流模块、带通放大模块、微分放大模块、判决器和解码模块；

所述整流模块，用于对输入的ask调幅信号进行整流，得到整流后的ask调幅信号；

所述带通放大模块，用于对整流后的ask调幅信号进行滤波并放大，得到ask包络信号；

所述微分放大模块，用于检测并放大所述ask包络信号的上升沿和下降沿，得到所述判决器能够识别的解调数字信号；

所述判决器，用于滤除所述解调数字信号的毛刺，得到去毛刺解调数字信号；

所述解码模块，用于解码所述去毛刺解调数字信号，得到数据信息包。

可选地，所述带通放大模块包括：依次连接的输入直流偏置电路、带通滤波器单元和缓冲器。

可选地，所述电路还包括：低通滤波器，所述低通滤波器设置于所述带通滤波器单元和所述缓冲器的连接端和接地端之间。

可选地，所述带通滤波器单元包括：第一放大器、第一电容和第二电容、第一电阻、第二电阻、第三电阻和第四电阻；所述第一电阻和所述第二电阻依次串联；所述第四电阻和所述第二电容依次串联；所述输入直流偏置电路的输出端与所述第四电阻的远离所述第二电容的一端连接，所述第二电容的远离所述第四电阻的一端与所述第一电阻、所述第一电容以及所述第一放大器的负输入端连接；所述第二电阻、所述第一电容和所述第一放大器的输出端连接，所述连接端作为所述带通滤波器单元的输出端；所述第一放大器的正输入端与第一电源连接；所述第三电阻连接于所述第一电源和所述第一电阻和第二电阻的连接端之间。

可选地，所述微分放大模块包括：时钟发生器、微分迟滞控制单元，以及依次串联的微分单元和级联放大模块。

可选地，所述时钟发生器，用于将输入时钟信号处理为不交叠的自调零相和放大相。

可选地，所述微分单元包括：第一自调零开关、第二自调零开关、第一放大开关、采样电容和第二放大器；所述第一自调零开关和所述第一放大开关并联，所述带通放大模块的输出端连接所述第一自调零开关和所述第一放大开关的第一并联端，所述第一自调零开关和所述第一放大开关的第二并联端与所述采样电容、第二放大器依次串联；所述第二自调零开关连接于所述第二放大器的输入端和输出端之间；所述第一自调零开关和所述第二自调零开关在所述输入时钟信号为自调零相时闭合，在所述输入时钟信号为放大相时断开；所述第一放大开关在所述输入时钟信号为自调零相时断开，在所述输入时钟信号为放大相时闭合。

可选地，所述级联放大模块包括依次串联的至少一个放大单元；所述放大单元包括：自调零电容、放大器和自调零开关，所述自调零电容和所述放大器串联，所述自调零开关连接于所述放大器的输入端和输出端之间；所述自调零开关在所述输入时钟信号为自调零相时闭合，在所述输入时钟信号为放大相时断开。

可选地，所述微分迟滞控制单元包括：依次串联的寄存器和级联子单元，以及自调零取反开关、放大取反开关和反馈电容；所述寄存器控制端的输入信号为输入时钟信号,输入时钟信号为自调零时钟，所述寄存器为时钟上升沿寄存器，所述寄存器的输入端与所述微分放大模块的输出端连接；所述级联子单元包括，串联的至少一个放大器或反相器；所述级联子单元的输出端与所述自调零取反开关、所述放大取反开关串联，所述放大取反开关的另一端与所述串联的微分单元和级联放大模块中任一放大器的输出端连接；所述反馈电容连接于所述任一放大器的下一级放大器的输入端和所述自调零取反开关与所述放大取反开关的连接端之间；所述放大取反开关在所述输入时钟信号为自调零相时闭合，在所述输入时钟信号为放大相时断开；所述自调零取反开关在所述输入时钟信号为自调零相时断开，在所述输入时钟信号为放大相时闭合。

可选地，所述微分迟滞控制单元包括：依次串联的寄存器和级联子单元，以及自调零取反开关、放大取反开关和反馈电容；所述寄存器控制端的输入信号为输入时钟信号,输入时钟信号为自调零时钟，所述寄存器为时钟上升沿寄存器，所述寄存器的输入端与所述微分放大模块的输出端连接；所述级联子单元包括，串联的至少一个放大器或反相器；所述级联子单元的输出端与所述自调零取反开关、所述放大取反开关串联，所述放大取反开关的另一端与所述带通放大模块的输出端连接；所述反馈电容连接于所述第二放大器的输入端和所述自调零取反开关与所述放大取反开关的连接端之间；所述放大取反开关在所述输入时钟信号为自调零相时闭合，在所述输入时钟信号为放大相时断开；所述自调零取反开关在所述输入时钟信号为自调零相时断开，在所述输入时钟信号为放大相时闭合。

可选地，所述判决器包括多路表决器。

本申请具有以下有益效果：

本解调电路通过微分放大单元检测并放大所述ask包络信号的上升沿和下降沿，得到所述判断器能够识别的解调数字信号；简化了电路，降低了电路成本；另外本解调电路无需外围大电容或大电阻，可全部集成化，大大地减小了解调电路的尺寸。

附图说明

图1为本申请公开的一种解调电路的结构示意图；

图2为本申请公开的图1中带通放大模块电路的结构示意图；

图3为本申请公开的带通放大模块的幅频响应仿真结果的示意图；

图4为本申请公开的图1中微分放大模块电路的结构示意图；

图5为本申请公开的图4中时钟发生器131产生的不交叠时钟的示意图；

图6为本申请公开的图4的微分放大模块电路的一种具体结构示意图；

图7为本申请公开的图4的微分放大模块电路的另一种具体结构示意图；

图8为本申请电路中各个结点的瞬态响应仿真结果示意图。

具体实施方式

如图1所示为本申请公开的一种解调电路的结构示意图。该解调电路100，包括：依次连接的整流模块110、带通放大模块120、微分放大模块130、判断器140和解码模块150；

整流模块110，用于对输入的ask调幅信号进行整流，得到整流后的ask调幅信号；

带通放大模块120，用于对整流后的ask调幅信号进行滤波并放大，得到ask包络信号；

微分放大模块130，用于检测并放大ask包络信号的上升沿和下降沿，得到判决器140能够识别的解调数字信号；

判决器140，用于滤除解调数字信号的毛刺，得到去毛刺解调数字信号；

解码模块150，用于解码去毛刺解调数字信号，得到数据信息包。

如图2所示，上述带通放大模块120包括：依次连接的输入直流偏置电路121、带通滤波器单元122和缓冲器123。

其中，输入直流偏置电路121包括：电阻rb1、rb2；上述缓冲器123可以是buffer缓冲器，缓冲器123的输出端vo2为带通放大模块120的输出端。

上述带通放大模块120还可以包括：低通滤波器124，该低通滤波器124设置于带通滤波器单元122和缓冲器123的连接端和接地端之间。该低通滤波器124用于进一步地滤除高频信号。

上述带通滤波器单元122包括：第一放大器、第一电容c2和第二电容c1、第一电阻r3、第二电阻r4、第三电阻r5和第四电阻r1；

第一电阻r3和第二电阻r4依次串联；第四电阻r1和第二电容c1依次串联；输入直流偏置电路121的输出端第四电阻r1的远离第二电容c1的一端连接，第二电容c1的远离第四电阻r1的一端与第一电阻r3、第一电容c2以及第一放大器的负输入端-连接；第二电阻r4、第一电容c2和第一放大器的输出端vo1连接，连接端作为带通滤波器单元122的输出端；第一放大器的正输入端与第一电源vcm连接；第三电阻r5连接于第一电源vcm和第一电阻r3与第二电阻r4的连接端之间。图2所述带通放大器的整体传递函数可以表示为下式：

其中极点表明了电容倍增功能，即可通过增大的值，缩小极点，起到了降低电容面积进而降低成本的作用。如图3所示为带通放大模块120的增益幅频特性。其中虚线表示低通滤波器输入信号的幅频特性，实线表示带通放大器的整体幅频特性。

如图4所示为微分放大模块130的电路图，微分放大模块130包括：时钟发生器131、微分迟滞控制单元134，以及依次串联的微分单元132和级联放大模块133。

其中，时钟发生器131，用于将输入时钟信号处理为不交叠的自调零相和放大相。如图5所示为时钟发生器131产生的不交叠时钟的示意图。其中φaz为自调零时钟，φbaz为自调零时钟的取反，φamp为放大时钟，φbamp为放大时钟的取反。

如图6所示，上述微分单元132包括：第一自调零开关1321、第二自调零开关1322、第一放大开关1323、采样电容c1和第二放大器；第一自调零开关1321和第一放大开关1323并联，带通放大模块的输出端vo2连接第一自调零开关1321和第一放大开关1323的第一并联端，第一自调零开关1321和第一放大开关1323的第二并联端与采样电容c1、第二放大器依次串联；第二自调零开关1322连接于第二放大器的输入端和输出端之间；第一自调零开关1321和第二自调零开关1322在输入时钟信号为自调零相时闭合，在输入时钟信号为放大相时断开；第一放大开关1323在输入时钟信号为自调零相时断开，在输入时钟信号为放大相时闭合。

上述微分单元132用于检测并放大其输入信号的前后周期的差值。在时钟的自调零相，放大器两端的自调零开关闭合，采样电容c1左极板采集输入信号，采样电容c1右极板采集放大器自调零形成的失调电压；在时钟的放大相，放大器两端的自调零开关断开，采样电容c1的左极板继续采集输入信号，放大器建立完成后，输出被放大后的微分信号，该微分信号即输入信号在放大相与自调零相的差值。

继续参考图6，上述级联放大模块133包括依次串联的至少一个放大单元1330(图6所示为两个放大单元)；放大单元1330包括：自调零电容c0、放大器和自调零开关1331，自调零电容c0和放大器串联，自调零开关1331连接于放大器的输入端和输出端之间；自调零开关1331在输入时钟信号为自调零相时闭合，在输入时钟信号为放大相时断开。

级联放大模块133用于放大微分单元132的输出信号，直至输出判决电路能够识别的电压。在时钟的自调零相，放大器单元的自调零开关闭合，电容c0左极板采集前级的输出失调，右极板采集放大器的失调电压；在时钟的放大相，放大单元的自调零开关断开，放大器将前级的输出信号进一步放大。多个放大单元有助于提高整体的放大增益，从而提高检测分辨率。

继续参考图6，上述微分迟滞控制单元134包括：依次串联的寄存器和级联子单元1340，以及自调零取反开关1341、放大取反开关1342和反馈电容c；

所述寄存器控制端的输入信号为输入时钟信号,输入时钟信号为自调零时钟，所述寄存器为时钟上升沿寄存器；

级联子单元1340包括，串联的至少一个放大器或反相器(图示为两个反相器)；

级联子单元1340的输出端与自调零取反开关1341、放大取反开关1342串联，放大取反开关1342的另一端与串联的微分单元和级联放大模块中任一放大器的输出端连接(图中，放大取反开关1342的另一端与微分单元的放大器输出端连接)；反馈电容c连接于该任一放大器的下一级放大器的输入端(图中，反馈电容c的一端连接于级联放大模块的第一个放大器输入端)和自调零取反开关c与放大取反开关的连接端之间；放大取反开关1342在输入时钟信号为自调零相时闭合，在输入时钟信号为放大相时断开；自调零取反开关1342在输入时钟信号为自调零相时断开，在输入时钟信号为放大相时闭合。

微分迟滞控制单元134用于实现两个作用：一是消除噪声对微分功能的影响，防止误操作；二是当信号微分值近似或已经为0时(即电压饱和或者暂时稳定)，维持上一周期的微分结果。微分迟滞控制单元，根据微分器的输出电压，产生相应的信号反馈至前级放大器或者第一微分器，从而达到迟滞控制的作用。

如图6所示包含了微分迟滞控制单元134的一种实现方式：控制电路的寄存器锁存上一周期微分器的输出值，控制电路根据寄存器的当前数据为高(或低)，相应地将电源电压(或地)经过电容反馈至前级放大器，从而实现了迟滞控制。图中的迟滞电压可以由以下表达式进行设置。

其中假设了放大器自调零后的输入输出电压工作点位于电源电压的一半，即0.5vdd；gain为第一微分单元的增益。

作为另外一种微分放大模块电路的具体结构，如图7所示，微分迟滞控制单元134包括：依次串联的寄存器和级联子单元，以及自调零取反开关1341、放大取反开关1342和反馈电容c；

寄存器控制端的输入信号为输入时钟信号,输入时钟信号为自调零时钟，寄存器为时钟上升沿寄存器，寄存器的输入端与所述微分放大模块的输出端连接；

级联子单元包括，串联的至少一个放大器或反相器(图示为两个反相器)；级联子单元的输出端与自调零取反开关1341、放大取反开关1342串联，放大取反开关1342的另一端与带通放大模块的输出端vo2连接；反馈电容c连接于第二放大器的输入端和自调零取反开关1341与放大取反开关1342的连接端之间；放大取反开关1342在输入时钟信号为自调零相时闭合，在输入时钟信号为放大相时断开；自调零取反开关1342在输入时钟信号为自调零相时断开，在输入时钟信号为放大相时闭合。

上述判决器为数字逻辑电路，用于处理微分放大模块的输出，进而判决出最终输出结果。判决器可以包括多路表决器，用以滤除微分器可能由于噪声产生的输出毛刺。

需要说明的是，所述附图的电路皆为单端信号处理，但本申请同样适用于全差分信号处理。

如图8所示为本发明的重要节点的瞬态响应仿真示意图。其中，vind是来自无线充电线圈的、包含数据信息包的ask调制信号；vin是经过整流后的数据信息包络信号；vo1是经过带通滤波模块的带通滤波单元的电压信号；vo是微分放大模块的输出信号；vout是判决器的最终输出信号。结合后级的解码电路或者微控制器(mcu)，可以将判决器的最终输出信号进一步处理，获取数字数据信息包。

以上是本发明实施例的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。