低成本高性能开关管驱动电路的制作方法

本发明涉及电源技术领域，尤其涉及一种低成本高性能开关管驱动电路。

背景技术：

电力电子技术中采用开关管的开、关来实现能量的转换。开关管的开关既影响到开关管的发热，又是电磁辐射的源头，而这一切均通过开关管的驱动实现。因此开关管的驱动既是电力电子技术的难点，又是重点。

现有技术中，开关管驱动电路的推、拉电流较小，无法使用于大功率开关管驱动，高电平输出时电压无法接近驱动电源电压，低电平输出时接近地电平。且开关管驱动电路功耗较大。且大功率开关管驱动电路的高性能器件选择成本较高。

技术实现要素：

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种低成本高性能开关管驱动电路。

为实现上述目的，根据本发明实施例的低成本高性能开关管驱动电路，包括共基极推挽对管，所述共基极推挽对管的共基极与信号源的信号输出端电性连接，用于在所述信号源的作用下输出第一驱动信号；

共门极推挽对管，所述共门极推挽对管的共门极与所述共基极推挽对管的输出端电性连接，共门极推挽对管的输出端与被驱动晶体管的受控端连接，用于在所述第一驱动信号的作用下输出第二驱动信号，对所述被驱动晶体管进行导通或截止的驱动。

进一步地，根据本发明的一个实施例，所述共基极推挽对管包括：

第一三极管q2，所述第一三极管q2的集电极与第一供电电压连接；

第二三极管q3，所述第二三极管q3的发射极与所述第一三极管q2的发射极连接，所述第二三极管q3的集电极与参考地连接，所述第二三极管q3的基极与所述第一三极管q2的基极连接，所述第一三极管q2基极和第二三极管q3的基极分别与所述信号源输出端连接，所述第一三极管q2和第二三极管q3的发射极与所述共门极推挽对管的门极连接。

进一步地，根据本发明的一个实施例，所述第一三极管q2为npn型三极管，所述第二三极管q3为pnp型三极管。

进一步地，根据本发明的一个实施例，所述共门极推挽对管包括：

第一mos晶体管q4，所述第一mos晶体管q4的源极与所述第一供电电压连接；

第二mos晶体管q5，所述第二晶体管的漏极与所述第一mos晶体管q4的漏极连接，所述第二mos晶体管q5道源极与所述参考地连接，所述第二mos晶体管q5的门极与所述第一mos晶体管q4的门极连接，所述第一mos晶体管q4的门极和第二mos晶体管q5的门极分别与所述共基极推挽对管的所述第一驱动信号输出端连接，所述第一mos晶体管q4的漏极和第二mos晶体管q5的漏极分别与所述被驱动晶体管的受控端连接。

进一步地，根据本发明的一个实施例，所述第一mos晶体管q4为p沟道晶体管，所述第二mos晶体管q5为n沟道晶体管。

进一步地，根据本发明的一个实施例，还包括：

第一电阻r4，所述第一电阻r4的一端与所述第一mos晶体管q4的漏极连接，所述第一电阻r4的另一端与所述被驱动晶体管的受控端连接；

第二电阻r5，所述第二电阻r5的一端与所述第二mos晶体管q5的漏极连接，所述第二电阻r5的另一端与所述被驱动晶体管的受控端连接；

所述第一电阻r4和第二电阻r5用于所述共基极推挽对管的输出电流电压调节。

进一步地，根据本发明的一个实施例，还包括第三电阻r6，所述第三电阻r6的一端与所述被驱动晶体管的受控端连接，所述第三电阻r6的另一端与参考地连接；所述第三电阻r6用于对所述被驱动晶体管的受控端进行初始化复位。

进一步地，根据本发明的一个实施例，还包括第三mos晶体管q1，所述第三mos晶体管q1的门极与所述信号源的信号输出端连接，所述第三mos晶体管q1的源极与参考地连接，所述第三mos晶体管q1的漏极与所述共基极推挽对管的共基极连接，所述第三mos晶体管q1的漏极还通过第四电阻r3与所述第一供电电压连接；

所述第三mos晶体管q1为n沟道mos晶体管。

进一步地，根据本发明的一个实施例，还包括：

第五电阻r7，所述第五电阻r7的一端分别与所述第一mos晶体管q4的漏极、第二晶体管的漏极连接，所述第五电阻r7的另一端与所述被驱动晶体管的受控端连接；

第六电阻r8，所述第六电阻r8的一端分别与所述第一mos晶体管q4的漏极、第二晶体管的漏极连接；

第一二极管d1，所述第一二极管d1的阴极与所述第六电阻r8的另一端连接，所述第一二极管d1的阳极与所述被驱动晶体管的受控端连接。

本发明实施例提供的低成本高性能开关管驱动电路，通过采用共基极推挽对管和共门极推挽对管作为驱动输出，具有成本低、高电平输出时电压接近电源电压、低电平输出时电压接近地电压、推拉电流大的特点，其中共基极推挽对管和共门极推挽对管的交叉电流均极少，使得开关管驱动电路的功耗较小，可靠性高。且通过调整第一电阻r4和第二电阻r5的电阻值，可以较低的成本实现对几乎所有开关管的驱动。

附图说明

图1为本发明提供的低成本高性能开关管驱动电路结构示意图；

图2为本发明提供的另一低成本高性能开关管驱动电路结构示意图。

附图标记：

信号源10；

成本高性能开关管驱动电路20；

被驱动晶体管30。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

参阅图1，本发明提供一种低成本高性能开关管驱动电路，包括：共基极推挽对管和共门极推挽对管，所述共基极推挽对管的共基极与信号源的信号输出端电性连接，用于在所述信号源的作用下输出第一驱动信号；所述信号源用于输出高低电平驱动控制信号，所述高低电平驱动控制信号输出至所述共基极推挽对管，所述共基极对管为两三极管的共基极连接，构成共基极推挽电路，在信号源的高低电平的驱动下，通过两三极管的互补导通，将信号源输出的高低电平信号转换成推挽式高低电平信号输出。

所述共门极推挽对管的共门极与所述共基极推挽对管的输出端电性连接，共门极推挽对管的输出端与被驱动晶体管的受控端连接，用于在所述第一驱动信号的作用下输出第二驱动信号，对所述被驱动晶体管进行导通或截止的驱动。

所述共门极推挽对管输出推挽式高低电平的所述第一驱动信号，所述第一驱动信号作用于所述共门极推挽对管的输入端，所述共门极推挽对管为两mos晶体管的共门极连接。构成共门极推挽电路，在第一驱动信号的高低电平驱动下，通过两mos晶体管的互补导通，将第一驱动信号的高低电平信号转换成推挽式高低电平信号输出。以对被驱动晶体管进行导通或截止的驱动。

本发明实施例中，通过共门极推挽对管作为驱动电路的驱动输出，这样可以保证在输出为高电平时，上mos晶体管处于深度饱和状态中，此时上mos晶体管的源、漏极压降极低，接近0v，也就是说在输出高电平时接近第一供电电压vcc。在驱动输出低电平时，下mos晶体管导通，此时下mos晶体管处于深度饱和状态，其源、漏极压降极低，接近0v，即在低电平时，输出接近0v。

另外，本发明实施例通过在所述共门极推挽对管的输入端加入与所述共门极推挽对管反向逻辑的共基极推挽对管。由于共基极推挽对管的加入极大的加快了上mos晶体管和下mos晶体管的开通、关断速度，同时增加了共门极推挽对管的推、拉电流峰值，也明显降低了交叉导通电流。由于共基极推挽对管的电路拓扑，本身不易产生交叉导通电流。

且通过在共门极推挽对管的输入端加入共基极推挽对管，使得电路输出的推、拉峰值电流大，减少被驱动的开关的开通、关断损耗，并且共门极推挽对管内存在交叉直通电流较小，发热小，使电路的可靠性高。

参阅图1，所述共基极推挽对管包括：第一三极管q2和第二三极管q3，所述第一三极管q2的集电极与第一供电电压vcc连接；所述第二三极管q3的发射极与所述第一三极管q2的发射极连接，所述第二三极管q3的集电极与参考地gnd连接，所述第二三极管q3的基极与所述第一三极管q2的基极连接，所述第一三极管q2基极和第二三极管q3的基极分别与所述信号源输出端连接，所述第一三极管q2和第二三极管q3的发射极与所述共门极推挽对管的门极连接。

所述第一三极管q2、第二三极管q3为相互互补三极管，所述第一三极管q2和第二三极管q3在所述信号源的驱动信号下互补导通，由于所述第一三极管q2的集电极与所述第一供电电压vcc连接，当所述第一三极管q2导通，第二三极管q3截止时，所述第一三极管q2发射极输出电平为所述第一供电电压vcc的高电平。由于所述第二三极管q3的集电极与参考地gnd连接，当所述第一三极管q2截止，第二三极管q3导通时，所述第二三极管q3发射极输出低电平，将信号源输出的高低电平信号转换成推挽式高低电平信号输出。

在本发明的一个实施例中，所述第一三极管q2为npn型三极管，所述第二三极管q3为pnp型三极管。

参阅图1，所述共门极推挽对管包括：第一mos晶体管q4和第二mos晶体管q5，所述第一mos晶体管q4的源极与所述第一供电电压vcc连接；所述第二晶体管的漏极与所述第一mos晶体管q4的漏极连接，所述第二mos晶体管q5道源极与所述参考地gnd连接，所述第二mos晶体管q5的门极与所述第一mos晶体管q4的门极连接，所述第一mos晶体管q4的门极和第二mos晶体管q5的门极分别与所述共基极推挽对管的所述第一驱动信号输出端连接，所述第一mos晶体管q4的漏极和第二mos晶体管q5的漏极分别与所述被驱动晶体管的受控端连接。

所述第一mos晶体管q4、第二mos晶体管q5为相互互补晶体管，所述第一mos晶体管q4和所述第二mos晶体管q5在所述第一驱动信号下互补导通，由于所述第一mos晶体管q4的源极与所述第一供电电压vcc连接，当所述第一mos晶体管q4导通，第二mos晶体管q5截止时，所述第一mos晶体管q4漏极输出电平为所述第一供电电压vcc的高电平。由于所述第二mos晶体管q5的源极与参考地gnd连接，当所述第一mos晶体管q4截止，第二mos晶体管q5导通时，所述第一mos晶体管q4漏极输出低电平。

在本发明的一个实施例中，所述第一mos晶体管q4为p沟道晶体管，所述第二mos晶体管q5为n沟道晶体管。

参阅图1，还包括：第一电阻r4和第二电阻r5，所述第一电阻r4的一端与所述第一mos晶体管q4的漏极连接，所述第一电阻r4的另一端与所述被驱动晶体管的受控端连接；所述第二电阻r5的一端与所述第二mos晶体管q5的漏极连接，所述第二电阻r5的另一端与所述被驱动晶体管的受控端连接；所述第一电阻r4和第二电阻r5用于所述共基极推挽对管的输出电流电压调节。通过第一电阻r4串联在所述第一mos晶体管q4与所述被驱动晶体管之间，当所述第一mos晶体管q4导通时，通过所述第一电阻r4限制对被驱动晶体管的充电电流，及导通电压，可适用于对不同的所述被驱动晶体管的导通驱动。通过所述第二电阻r5限制对被驱动晶体管的放电电流，可适用于对不同的所述被驱动晶体管的截止时间。

参阅图1，还包括第三电阻r6，所述第三电阻r6的一端与所述被驱动晶体管的受控端连接，所述第三电阻r6的另一端与参考地gnd连接；所述第三电阻r6用于对所述被驱动晶体管的受控端进行初始化复位。所述第三电阻r6为下拉电阻，通过所述第三电阻r6与参考地gnd连接，当所述共门极推挽对管没有驱动输出信号时，所述第三电阻r6将所述被驱动晶体管的受控端的电量释放，使所述被驱动晶体管受控端为低电平，所述被驱动晶体管处于截止的初始状态。

参阅图1，还包括第三mos晶体管q1，所述第三mos晶体管q1的门极与所述信号源的信号输出端连接，所述第三mos晶体管q1的源极与参考地gnd连接，所述第三mos晶体管q1的漏极与所述共基极推挽对管的共基极连接，所述第三mos晶体管q1的漏极还通过第四电阻r3与所述第一供电电压vcc连接。

所述第三mos晶体管q1为n沟道mos晶体管。当所述信号源输出高电平时，所述第三mos晶体管q1的源极和漏极之间导通，所述第三mos晶体管q1的漏极与源极之间相互导通，所述第三mos晶体管q1输出低电平，当所述信号源输出低电平时，所述第三mos晶体管q1输出高电平，通过所述第三mos晶体管q1，对所述信号源的输出信号进行反向。以使所述共门极推挽对管输出与所述信号源相位相同的驱动信号。

参阅图2，还包括：第五电阻r7、第六电阻r8和第一二极管d1，所述第五电阻r7的一端分别与所述第一mos晶体管q4的漏极、第二晶体管的漏极连接，所述第五电阻r7的另一端与所述被驱动晶体管的受控端连接；所述第六电阻r8的一端分别与所述第一mos晶体管q4的漏极、第二mos晶体管q5的漏极连接；所述第一二极管d1的阴极与所述第六电阻r8的另一端连接，所述第一二极管d1的阳极与所述被驱动晶体管的受控端连接。通过所述第五电阻r7、第六电阻r8和第一二极管d1，对所述被驱动晶体管进行充放电电路限制，以适应于不同的所述被驱动晶体管的充放电电流和从放电时间。

本发明实施例提供的低成本高性能开关管驱动电路，通过采用共基极推挽对管和共门极推挽对管作为驱动输出，具有成本低、高电平输出时电压接近电源电压、低电平输出时电压接近地电压、推拉电流大的特点，其中共基极推挽对管和共门极推挽对管的交叉电流均极少，使得开关管驱动电路的功耗较小。且通过调整第一电阻r4和第二电阻r5的电阻值，可以极低的成本实现对几乎所有开关管的驱动。

以上仅为本发明的实施例，但并不限制本发明的专利范围，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来而言，其依然可以对前述各具体实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等效替换。凡是利用本发明说明书及附图内容所做的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明专利保护范围之内。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。