连续时间三角积分调制器的制作方法

本公开的实施例中所描述的技术大体上涉及一种连续时间三角积分调制器。

背景技术：

模/数转换器(analog-to-digitalconverter；adc)将模拟输入信号的样本转换成对应于样本的数字值。adc可用于各种电子元件，例如有限脉冲分辨率(finiteimpulseresolution；fir)、数/模转换器(digitaltoanalogconverter；dac)和许多其它类型的电子元件等。数/模转换器(dac)是用于将数字信号转换成模拟信号的元件。

三角积分(sigma-delta或delta-sigma)调制是一种用于将模拟信号编码成如adc中可得出的数字信号的方法。其还可以作为dac的部分，用于将高位计数低频数字信号转移到较低位计数较高频数字信号。

三角积分调制器的量化器(quantizer)通过转换过程生成基于模拟信号的样本所生成的输入的数字表示。一或多个dac可将数字输出转换成对应的模拟值，且基于模拟值更新量化器的输入。

连续时间三角积分调制器通常遭受过量回路延迟(excessloopdelay；eld)。三角积分调制器的eld可对应于与一或多个dac相关联的延迟时段、向量化器提供输入的组件的延迟时段以及量化器自身的延迟时段。量化器的延迟时段可对应于提示量化器更新数字输出与量化器实际输出更新的数字输出之间的时段。

一种用于补偿三角积分调制器的eld的常规方法包含提供另外的dac和一或多个延迟缓冲器。然而，此常规方法需要至少两个dac，这会增加三角积分调制器的功率消耗。

另外，dac倾向于生成与数字输入相关的误差。这些误差通常是组件失配、制程和热梯度以及其它非线性误差源的结果。这些误差可能会产生对转换过程造成非预期的效果的谐波失真。动态元件匹配(dynamicelementmatching；dem)可用于补偿组件失配和改善dac的平均线性度。举例来说，给定温度计代码中的一个由dem以随机方式扩散，以使得dac电流的误差一起被平均。

dem可用于连续时间和离散时间三角积分调制器两者以使dac失配最小化。但用于在三角积分调制器中用量化器实施dem的现有方法将引起对dem和/或量化器功能的高时序约束。举例来说，dem及量化器的两个功能必须在相同的半个时钟周期内完成反馈补偿回路，这又需要较高功率来加速dem和/或量化器的操作。

因此，在连续时间三角积分调制器中用dem实施方案进行eld补偿的常规技术并不完全令人满意。

技术实现要素：

本发明的实施例提供一种连续时间三角积分调制器，其特征在于，包括：量化器，包含被配置成基于参考电位与基于模拟信号的样本生成的输入的比较生成数字输出的比较器；缓冲器模块，被配置成将所述数字输出存储预定延迟时段且在所述预定延迟时段之后输出所述数字输出作为延迟的数字输出；随机化器，被配置成使所述延迟的数字输出随机化以生成随机的数字输出；以及参考模块，被配置成基于所述随机的数字输出修改所述参考电位。

附图说明

根据结合附图阅读的以下详细描述会最好地理解本公开的实施例的各方面。应注意，各种特征未必按比例绘制。实际上，为了论述的清楚起见，可任意地增大或减小各种特征的尺寸和几何结构。贯穿本说明书和附图，相似的附图标号表示相似特征。

图1示出根据本公开的各种实施例的三角积分调制器的例示性框图。

图2示出根据本公开的一些实施例的图1中绘示的三角积分调制器的操作顺序图。

图3示出根据本公开的各种实施例的另一三角积分调制器的例示性框图。

图4示出根据本公开的一些实施例的图3中绘示的三角积分调制器的操作顺序图。

图5示出根据本公开的各种实施例的三角积分调制器的一部分的详细框图。

图6示出根据本公开的各种实施例的包含2位子模/数转换器(2-bitsub-adc)的三角积分调制器的一部分的详细框图。

图7示出根据本公开的各种实施例的另一三角积分调制器的详细框图。

图8是示出根据本公开的一些实施例的用于在连续时间三角积分调制器中补偿过量回路延迟(eld)的例示性方法的流程图。

图9是示出根据本公开的一些实施例的用于在连续时间三角积分调制器中补偿eld的另一例示性方法的流程图。

附图标号说明

100、300、500、600、700：三角积分调制器；

110、526、710：加法器；

120：回路积分器；

130、530、730：量化器；

140、540、740：缓冲器模块；

150、350、522、620、750：dem模块；

160：数字eld参考模块；

170、770：dac；

200、400：操作顺序图；

210、410：半个周期；

220、420：周期；

360、760：参考模块；

510、720：积分器；

520：数字电路；

524：数字eld补偿器；

535：正周期；

545：负周期；

610：多路复用器；

630：2位adc；

635：模拟输入信号vin；

640：2位dac；

752：指针发生器；

754：指针存储器；

762：开关发生器；

764：eld加参考选择器；

780：逆矩阵移位器；

790：矩阵移位器；

800、900：方法；

802、804、806、808、810、902、904、906、908、910：操作；

ts：时钟周期；

u：模拟信号；

v：数字输出；

x：加法器的输出；

y：集成输出。

具体实施方式

以下公开内容描述实施主题的不同特征的各种例示性实施例。下文描述组件和布置的具体实例来简化本公开的实施例。当然，这些仅为实例且并非旨在为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可以不直接接触的实施例。另外，本公开的实施例可在各种实例中重复附图标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。

另外，在本文中为了易于描述，可使用例如「在…之下(beneath)」、「在…下方(below)」、「下部(lower)」、「在…上方(above)」、「上部(upper)」以及类似术语等空间相对术语来描述如在图式中所说明的一个元件或特征与另一元件或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖元件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它取向)，且本文中所使用的空间相对描述词同样可相应地进行解释。

三角积分调制器可如在adc中将模拟信号编码成数字信号，或如在dac中使用脉冲密度调制将高分辨率信号编码成较低分辨率信号。连续时间三角积分调制器通常遭受eld。用于补偿三角积分调制器的eld的常规方法需要额外的dac，且因此增加三角积分调制器的功率消耗。

另外，dac倾向于生成与数字输入相关的误差。这些误差通常是组件失配、制程和热梯度以及其它非线性误差源的结果。虽然dem可用于连续时间和离散时间三角积分调制器两者以使dac失配最小化，但用于在三角积分调制器中用量化器实施dem的现有方法引起对dem和/或量化器功能的高时序约束，这又需要较高功率来加速dem和/或量化器的操作。

本公开的实施例旨在通过关键块(例如数字eld和dem)的新颖设计来改善三角积分调制器的回路稳定性和功率效率以降低功率消耗且放宽三角积分调制器的操作时序约束。本公开的实施例提供连续时间三角积分调制器的各种实施例，所述连续时间三角积分调制器至少包含：量化器、缓存器模块、随机化器以及参考模块。量化器包含至少一个比较器，所述比较器基于至少一个参考电位与基于模拟信号的样本所生成的输入的比较生成数字代码。缓冲器模块将数字代码存储预定延迟时段，且在预定延迟时段之后输出数字代码作为延迟的数字代码。随机化器和参考模块基于延迟的数字代码运行。举例来说，预定延迟时段是时钟信号的半个周期，以给予量化器和随机化器的操作足够的时间。

在一个实施例中，随机化器可通过dem模块实施以使延迟的数字代码随机化且生成随机的数字代码。参考模块可通过基于随机的数字代码修改参考电位的数字eld补偿器来实施。

在另一实施例中，通过数字eld补偿器实施的参考模块首先基于延迟的数字代码修改至少一个参考电位以生成一组修改的参考电位。接着，通过dem模块实施的随机化器可使这组修改的参考电位随机化。

在一些实施例中，相比于连续时间三角积分调制器的常规设计，本公开的实施例提出的设计将eld补偿器从模拟电流dac改变为全数字电路，这节省了连续时间三角积分调制器的功率消耗。另外，eld补偿结构是基于延迟的数字代码与dem模块一起实施，这对量化器和dem模块两者提供了足够的操作时间。这解决组件失配问题且避免加速量化时间和dem获取时间的需要，且因此进一步减少连续时间三角积分调制器的功率消耗。

本公开的实施例适用于所有类型的连续时间三角积分调制器，尤其是例如根据先进的无线标准，那些具有较高功率和速度要求的连续时间三角积分调制器。

图1示出根据本公开的各种实施例的三角积分调制器100的例示性框图。如图1中所绘示，三角积分调制器100包含加法器110、回路积分器120、量化器130、缓冲器模块140、dem模块150、数字eld参考模块160以及dac170。

三角积分调制器100可以是如在adc中将模拟信号编码成数字信号的连续时间三角积分调制器。在一些实施例中，可实施与三角积分调制器100相似的结构以在dac中使用脉冲密度调制来将高分辨率信号编码成较低分辨率信号。

dac170可以是例如在缓冲器模块140的半周期延迟之后基于量化器130的数字输出生成模拟输出的电流dac(currentdac；idac)。在一个实施例中，加法器110包含接收模拟信号(u)的样本的非反相输入端和接收dac170的模拟输出的反相输入端。加法器110从模拟信号的样本中减去dac170的模拟输出。因此，加法器110还可被称作减法器。

回路积分器120是集成加法器110的输出(x)且将集成输出(y)提供到量化器130的回路积分器。每个预定取样周期对模拟信号取样，以便由三角积分调制器100进行数字化。当完成转换过程时，量化器130的数字输出是模拟输入信号的样本的数字表示。

量化器130可包含在每个时钟周期(ts)将集成输出(y)与对应参考进行比较的一或多个比较器。量化器130分别基于比较生成数字输出(v)。在一个实施例中，时钟周期(ts)比(模拟输入信号的)预定取样周期更短，因此可反馈多组数字输出以与模拟输入信号的每个样本进行比较。

基于通过dac170输出的模拟值更新量化器130的输入(y)。量化器130基于所更新的输入更新数字输出。举例来说，在模拟信号被取样的时间之间，多次(基于时钟信号)更新输入及数字输出。这使得数字输出能够在转换过程期间被改变，以便最好地表示模拟信号的样本。

在输出延迟的数字输出之前，缓冲器模块140将量化器130的数字输出缓冲时钟周期(ts)的一半。因此，dac170基于延迟的数字输出生成模拟输出。可理解，在一些实施例中，缓冲器模块140可用缓冲器替换，缓冲器将量化器130的数字输出缓冲约时钟周期(ts)的一半。

连续时间三角积分调制器通常遭受eld，其可对应于与dac相关联的延迟时段、向量化器提供输入的组件的延迟时段以及量化器自身的延迟时段。量化器的延迟时段可对应于提示量化器更新数字输出(例如，基于时钟信号)与量化器实际输出更新的数字输出之间的时段。相对于量化器的延迟时段，dac的延迟时段和向量化器提供输入的组件的延迟时段可忽略。在此实例中，数字eld参考模块160可改变供应到量化器130的参考电压，以补偿三角积分调制器100的eld。数字eld参考模块160可基于来自缓冲器模块140的延迟数字输出生成到量化器130的修改的参考电位。相比于具有供应到量化器的固定参考电位的连续时间三角积分调制器，图1的三角积分调制器100消耗较少功率。

在此实例中，数字eld参考模块160被实施为全数字电路或高度数字电路。相比于具有除用于eld补偿的dac170之外的额外idac的连续时间三角积分调制器，图1中包含数字eld补偿器160的三角积分调制器100消耗较少功率。

另外，dac倾向于生成与数字输入相关的误差。这些误差通常是组件失配、制程和热梯度以及其它非线性误差源的结果。这些误差可能会产生对转换过程造成非预期的效果的谐波失真。dem可用于补偿组件失配和改善dac的平均线性度。举例来说，给定温度计代码中的一个由dem以随机方式扩散，以使得dac电流的误差一起被平均。理论上，如果扩散理想且允许足够时间来平均电流元件，那么dac将变得完全线性。实际上，通常集中在谐波频率的能量会变成白噪声，有些会提高本底噪声同时显著改善总谐波失真和无杂散动态范围。

三角积分调制器100中的dem模块150可实施为将量化器130的延迟数字输出随机化以使dac失配最小化且避免固定模式的噪声的任何随机化器。可理解，在使延迟数字输出随机化之后，数字eld参考模块160的输出和量化器130的输出也相应地随机化。因此，dac170的输入在下一周期中也随机化，从而使dac失配最小化且避免固定模式的噪声。

由于dem模块150设置在量化器130的反馈路径中，因此时钟信号的半个周期被保留用于量化器130以执行量化。dem模块150也实施为可容易地在半个周期内完成dem操作的数字电路。相比于其中dem和量化器的两个功能必须在相同的半个时钟周期内完成的常规设计，图1中提出的设计放宽三角积分调制器100的功率消耗需求。

在此实例中，数字eld参考模块160在dem模块150之后运行。即，数字eld参考模块160基于由dem模块150生成的混洗的(shuffled)数字代码生成修改的参考电位。

图2示出根据本公开的一些实施例的图1中示出的三角积分调制器100的操作顺序图200。如图2中所绘示，量化器130可在时钟信号的半个周期(0.5ts)210内操作。在下一周期220中，dem模块150和数字eld参考模块160以串联方式运行。在此实施例中，dem模块150在数字eld参考模块160之前运行。dac170在下一周期220中运行，以与dem模块150和数字eld参考模块160并联方式运行。这说明量化器130可具有足够的量化时间。虽然dem模块150和数字eld参考模块160需要共享相同的周期，但其对数字信号进行操作，这不需要太多时间。举例来说，dem模块150的dem功能可在时钟周期的1/4内执行。

图3示出根据本公开的各种实施例的另一三角积分调制器300的例示性框图。如图3中所绘示，三角积分调制器300包含加法器110、回路积分器120、量化器130、缓冲器模块140、dem模块350、参考模块360以及dac170。

三角积分调制器300可以是将模拟信号编码成如adc中的数字信号的连续时间三角积分调制器。在一些实施例中，可实施与三角积分调制器300相似的结构以在dac中使用脉冲密度调制来将高分辨率信号编码成较低分辨率信号。

三角积分调制器300中的加法器110、回路积分器120、量化器130、缓冲器模块140以及dac170工作方式分别类似于三角积分调制器100中的加法器110、回路积分器120、量化器130、缓冲器模块140以及dac170。

在此实例中，参考模块360可改变供应到量化器130的参考电压，以补偿三角积分调制器300的eld。不同于图1中的三角积分调制器100，三角积分调制器300中的参考模块360在dem模块350之前运行。即，参考模块360基于来自缓冲器模块140的延迟数字输出生成修改的参考电位；且dem模块350在对修改的参考电位被量化器130使用之前对修改的参考电位进行混洗。

在此实例中，参考模块360实施为全数字电路或高度数字电路。因此，相比于具有供应到量化器的固定参考电位的连续时间三角积分调制器或相比于具有除用于eld补偿的dac170之外的额外idac的连续时间三角积分调制器，图3的三角积分调制器300消耗较少功率。

另外，由于dem模块350设置在量化器130的反馈路径中，因此时钟信号的半个周期被保留用于量化器130以执行量化。dem模块350也实施为可容易地在半个时钟周期内完成dem操作的数字电路。相比于其中dem和量化器的两个功能必须在相同的半个时钟周期内完成的常规设计，图3中提出的设计放宽三角积分调制器300的功率消耗要求。

图4示出根据本公开的一些实施例的图3中绘示的三角积分调制器300的操作顺序图400。如图4中所绘示，量化器130可在时钟信号的半个周期(0.5ts)410内操作。在下一周期420中，参考模块360和dem模块350以串联方式运行。在此实施例中，参考模块360在dem模块350之前运行。dac170在下一周期420中运行，以与dem模块350和参考模块360并联方式运行。这说明量化器130可具有足够的量化时间。虽然dem模块350和参考模块360需要共享相同的周期，但其对数字信号进行操作，这不需要太多时间。举例来说，dem模块350的dem功能可在时钟周期的1/4内执行。

可理解，在一个实施例中，在三角积分调制器中存在两个dem模块，其中数字eld块设置在两个dem模块之间。

还可理解，在一个实施例中，三角积分调制器中的dem模块和数字eld块形成回路以生成随机化的且更新的参考电位。

图5示出根据本公开的各种实施例的三角积分调制器500的一部分的详细框图。如图5中所绘示，三角积分调制器500包含积分器510、数字电路520、量化器530以及缓冲器模块540。

如图5中所绘示，积分器510可用标准积分电路实施，所述标准积分电路包含电阻器、电容器以及放大器。积分器510生成整合的模拟信号且将其传送到数字电路520。根据一些实施例，数字电路520可以是集成dem模块522、数字eld补偿器524以及加法器526的功能的数字电路520。

数字eld补偿器524可包含选择若干数字输入信号(v1、…、vn)中的一个并将所选择的输入转发到dem模块522中的多路复用器。根据各种实施例，数字eld补偿器524可包含多个多路复用器。在一个实施例中，量化器530是在4级量化的情况下使用2位分辨率量化模拟信号的2位量化器。数字eld补偿器524接着包含4个多路复用器以选择4个输入且将其转发到dem模块522中作为选择的参考电位。所选择的参考电位可不同于前一轮的原始参考电位。即，可在每个周期中修改参考电位中的一或多个。

dem模块522可对从数字eld补偿器524接收的所选择的参考电位进行混洗且将随机化参考电位输出到加法器526。在一个实施例中，522的混洗结果可反馈给数字eld补偿器524以用于反复选择参考电位。加法器526接收来自积分器510的整合的模拟信号且在将其作为模拟输入传送到量化器530以用于量化之前用随机化参考电位将其减去。

量化器530接收模拟输入且对其量化以生成数字输出dout。在此实例中，量化器530在时钟信号的正周期(vclk)535下运行。量化器530将数字输出传送到缓冲器模块540，所述缓冲器模块540在时钟信号的负周期545下缓冲dout且输出延迟的数字输出d'out。即，缓冲器模块540延迟量化器530的数字输出半个周期且将延迟的数字输出传送到数字电路520中以用于eld补偿和dem。

图6示出根据本公开的各种实施例的包含2位子adc(2-bitsub-adc)的三角积分调制器600的一部分的详细框图。如图6中所绘示，三角积分调制器600包含四个4对1多路复用器610、dem模块620、2位adc630以及2位dac640。

四个多路复用器610中的每一个选择四个参考电位中的一个且将其转发到dem模块620。dem模块620使来自四个多路复用器610的四个所选择的参考电位随机化。dem模块620可将随机化的参考电位反馈到四个多路复用器610以用于进一步选择和随机化。dem模块620还可将随机化的参考电位发送到2位adc630，用于量化来自回路滤波器(例如积分器)的模拟输入信号vin635。

在此实例中，2位adc630是使用线性电压梯(linearvoltageladder)的2位闪存adc，所述线性电压梯在梯子的四个梯级中的每一个处具有比较器，以将输入电压vin635与从dem模块620接收的连续四个参考电压进行比较。在比较之后，2位adc630生成2位数字代码作为数字输出。2位adc630可将2位数字代码发送返回到四个多路复用器610以用于更新参考电位。2位adc630还可将2位数字代码发送到2位dac640以用于数/模转换。

在此实例中，2位dac640是针对dac输出的每个可能值含有相等电阻器或电流源区段的2位恒温dac。在2位dac640中存在4个区段。由于参考电位的顺序在dem模块620处进行混洗，因此2位adc630的四个数字输出的噪声电平也相应地进行混洗。反过来，2位dac640的四个模拟输出的噪声或失真电平也相应地进行混洗，以避免固定模式的噪声或dac失配。

图7示出根据本公开的各种实施例的另一三角积分调制器700的详细框图。如图7中所绘示，三角积分调制器700包含加法器710、积分器720、量化器730、缓冲器模块740、dem模块750、参考模块760、dac770、逆矩阵移位器(inversematrixshifter)780以及矩阵移位器(matrixshifter)790。

三角积分调制器700可以是将模拟信号编码成如adc中的数字信号的连续时间三角积分调制器。在一些实施例中，可实施与三角积分调制器700相似的结构以在dac中使用脉冲密度调制来将高分辨率信号编码成较低分辨率信号。

三角积分调制器700中的加法器710、积分器720、缓冲器模块740以及dac770工作方式分别类似于三角积分调制器100中的加法器110、回路积分器120、缓冲器模块140以及dac170。

在此实例中，量化器730包含在每个时钟周期(ts)将从积分器720接收的集成输出(y)与对应的参考v”ref进行比较的多个比较器。量化器730基于比较分别生成数字代码(dout)。基于由dac770输出的模拟值更新量化器730的输入(y)。量化器730基于所更新的输入更新数字代码(dout)。

在输出延迟的数字代码之前，缓冲器模块740将量化器730的数字代码缓冲时钟周期(ts)的一半。因此，dac770基于延迟的数字代码生成模拟输出。可理解，在一些实施例中，缓冲器模块740可用缓冲器替换，缓冲器将量化器730的数字代码缓冲约时钟周期(ts)的一半。

延迟的数字代码通过缓冲器模块740输出到dem模块750中用于将延迟的数字代码随机化，以使dac失配最小化且避免固定模式的噪声。可理解，在将延迟的数字代码随机化之后，量化器730的输出也相应地随机化。因此，dac770的输入在下一周期中也被随机化，从而使dac失配最小化且避免固定模式的噪声。

在此实例中，dem模块750包含指针发生器752和指针存储器754。指针发生器752可生成随机初始点，而指针存储器754可存储每个点的移动路径。指针发生器752和指针存储器754可协作生成参考模块760的输入和/或输出的随机次序。

由于dem模块750设置在量化器730的反馈路径中，因此时钟信号的半个周期被保留用于量化器730以执行量化。dem模块750实施为可容易地在半个周期内完成dem操作的数字电路，其节省了三角积分调制器700的功率消耗。

延迟的数字代码也可以通过缓冲器模块740输出到参考模块760中用于修改供应到量化器730的参考电压，以补偿三角积分调制器700的eld。参考模块760可基于由dem模块750生成的延迟的数字代码和随机次序生成量化器730的修改的参考电位。

在此实例中，参考模块760包含开关发生器762和eld加参考选择器764。开关发生器762可基于延迟或随机化的数字代码生成开关值。eld加参考选择器764可基于开关值和输入参考vref生成修改的参考电位。

对于多位量化器730，dem模块750和参考模块760的操作在矩阵级上。因此，逆矩阵移位器780和矩阵移位器790可根据dem模块750生成的随机次序在矩阵中将行向量的分量向右或向左移动一或多个位置，由此将dem模块750生成的随机化施加到参考模块760的参考电位上。

在此实例中，参考模块760实施为全数字电路或高度数字电路。因此，相比于具有供应到量化器的固定参考电位的连续时间三角积分调制器或相比于具有除用于eld补偿的dac770之外的额外idac的连续时间三角积分调制器，图7的三角积分调制器700消耗较少功率。

图8是示出根据本公开的一些实施例的用于在连续时间三角积分调制器中补偿eld的例示性方法800的流程图。如图8中所绘示，在操作802处，基于参考电位与基于模拟信号的样本生成的输入的比较生成数字输出。在操作804处，将数字输出存储预定延迟时段。在操作806处，在预定延迟时段之后，输出数字输出作为延迟的数字输出。在操作808处，使延迟的数字输出随机化以生成随机化的数字输出。在操作810处，基于随机化的数字输出修改参考电位。

图9是示出根据本公开的一些实施例的用于在连续时间三角积分调制器中补偿eld的另一例示性方法900的流程图。如图9中所绘示，在操作902处，基于多个参考电位与基于模拟信号的样本生成的输入的比较生成数字代码。在操作904处，将数字代码存储预定延迟时段。在操作906处，在预定延迟时段之后，输出数字代码作为延迟的数字代码。在操作908处，基于延迟的数字代码修改参考电位中的至少一个以生成一组修改的参考电位。在操作910处，使这组修改的参考电位随机化。

可理解，图8和图9中的每一个中所绘示的步骤的顺序可根据本公开的不同实施例变化。

在实施例中，公开一种连续时间三角积分调制器。连续时间三角积分调制器包含：量化器、缓冲器模块、随机化器以及参考模块。量化器包含基于参考电位与基于模拟信号的样本生成的输入的比较生成数字输出的比较器。缓冲器模块将存储数字输出存储预定延迟时段，且在预定延迟时段之后输出数字输出作为延迟的数字输出。随机化器使延迟的数字输出随机化以生成随机的数字输出。参考模块基于随机的数字输出修改参考电位。

根据一些实施例，其中所述参考模块包括：开关发生器，被配置成基于所述随机的数字输出生成开关值；以及参考选择器，被配置成基于所述开关值生成修改的参考电位。

根据一些实施例，所述的连续时间三角积分调制器，更包括：数/模转换器(dac)，被配置成将所述延迟的数字输出转换成模拟值；以及积分器，被配置成基于所述模拟信号的所述样本及所述模拟值生成所述输入。

根据一些实施例，所述的连续时间三角积分调制器，更包括：减法器，被配置成从所述模拟信号的所述样本减去所述模拟值以产生输出，其中所述积分器基于所述减法器的所述输出的数学积分生成所述输入。

根据一些实施例，其中所述比较器被另外配置成基于所述修改的参考电位在时钟信号的每个周期中更新所述数字输出。

根据一些实施例，其中所述预定延迟时段是所述时钟信号的半个周期。

根据一些实施例，其中：所述量化器更包含被配置成基于n个另外的参考电位分别与基于所述模拟信号的所述样本生成的所述输入的比较在所述时钟信号的每个周期中更新n个另外的数字输出的n个另外的比较器；n是大于零的整数；所述缓冲器模块被另外配置成将所述n个另外的数字输出存储所述预定延迟时段且在所述预定延迟时段之后分别输出所述n个数字输出作为n个另外的延迟的数字输出；以及所述随机化器被另外配置成使所述n个另外的延迟数字输出随机化以生成n个另外的随机的数字输出；以及所述参考模块被另外配置成基于所述n个另外的随机的数字输出修改所述n个另外的参考电位中的至少一个。

在另一实施例中，公开一种连续时间三角积分调制器。连续时间三角积分调制器包含：量化器、缓冲器模块、随机化器以及参考模块。量化器包含基于多个参考电位分别与基于模拟信号的样本生成的输入的比较生成数字代码的多个比较器。缓冲器模块将数字代码存储预定延迟时段，且在预定延迟时段之后输出数字代码作为延迟的数字代码。参考模块基于延迟的数字代码修改多个参考电位中的至少一个以生成一组修改的参考电位。随机化器将这组修改的参考电位随机化。

根据一些实施例，其中所述参考模块包括：开关发生器，被配置成基于所述延迟的数字代码生成开关值；以及参考选择器，被配置成基于所述开关值生成所述一组修改的参考电位。

根据一些实施例，所述的连续时间三角积分调制器，更包括：数/模转换器，被配置成将所述延迟的数字代码转换成模拟值；以及积分器，被配置成基于所述模拟信号的所述样本及所述模拟值生成所述输入。

根据一些实施例，所述的连续时间三角积分调制器，更包括：减法器，被配置成从所述模拟信号的所述样本减去所述模拟值以产生输出，其中所述积分器基于所述减法器的所述输出的数学积分生成所述输入。

根据一些实施例，其中所述多个比较器中的至少一个基于所述一组修改的参考电位在时钟信号的每个周期中更新所述数字代码。

根据一些实施例，其中所述预定延迟时段是所述时钟信号的半个周期。

在又一实施例中，公开一种实施于连续时间三角积分调制器上的方法。所述方法包含：基于参考电位与基于模拟信号的样本生成的输入的比较生成数字输出；将数字输出存储预定延迟时段；在预定延迟时段之后输出数字输出作为延迟的数字输出；使延迟的数字输出随机化以生成随机的数字输出；以及基于随机的数字输出修改参考电位。

根据一些实施例，其中修改所述参考电位包括：基于所述随机的数字输出生成开关值；以及基于所述开关值生成修改的参考电位。

根据一些实施例，所述的方法，更包括：将所述延迟的数字输出转换成模拟值；以及基于所述模拟信号的所述样本及所述模拟值生成所述输入。

根据一些实施例，所述的方法，更包括：从所述模拟信号的所述样本减去所述模拟值以产生输出，其中所述输入是基于所述产生的输出的数学积分而生成。

根据一些实施例，所述的方法，更包括：基于所述修改的参考电位在时钟信号的每个周期中更新所述数字输出。

根据一些实施例，其中所述预定延迟时段是所述时钟信号的半个周期。

根据一些实施例，所述的方法，更包括：基于n个另外的参考电位分别与基于所述模拟信号的所述样本生成的所述输入的比较，在所述时钟信号的每个周期中更新n个另外的数字输出，其中n是大于零的整数；将所述n个另外的数字输出存储所述预定延迟时段；在所述预定延迟时段之后，分别输出所述n个数字输出作为n个另外的延迟的数字输出；使所述n个另外的延迟的数字输出随机化以生成n个另外的随机的数字输出；基于所述n个另外的随机的数字输出修改所述n个另外的参考电位中的至少一个以生成一组修改的参考电位；以及使所述一组修改的参考电位随机化。

前文概述若干实施例的特征以使得所属领域的普通技术人员可更好地理解本公开的实施例的各方面。所属领域的技术人员应了解，其可以易于使用本公开的实施例作为设计或修改用于实现本文中所介绍的实施例的相同目的和/或获得相同优势的其它过程和结构的基础。所属领域的技术人员还应认识到，此类等效构造并不脱离本公开的实施例的精神和范围，且其可在不脱离本公开的实施例的精神和范围的情况下在本文中进行各种改变、替代以及更改。