一种LVDS发送电路的制作方法

本发明涉及lvds(lowvoltagedifferentialsignaling)发送电路。

背景技术：

在lvds发送电路中，因为信号共模电平约为1.2v，摆幅350/400mv，传统结构中，上下电流源需要工作在饱和区，因而导致上下电流源管及开关管面积极大，且限制电源为2.5v，进而限制cmos(互补金属氧化物半导体)管为2.5vcmos管，沟道长度较长，工作速度也难以提升。

如图2所示，高速lvds接口电路中，上下分别为信号biasp、biasn控制的恒流源e、f，中间为信号din、dinb控制的开关对abcd，ab/cd交替打开，产生差分信号对padp/padn，其共模电平vcm与vref经运算放大器产生biasp，恒流源e被biasp控制在饱和区，这一工作状态限制e管难以完全开启，面积极大，且经ac的漏源端电压及biasp及阈值电压叠加导致电源电压vddio难以降低，常常只能到2.5v，进而导致必须使用耐压2.5v的cmos管，沟道长度较长，工作速度也难以提升。

技术实现要素：

本发明的目的在于提供一种lvds发送电路，使电源电压可降至1.8v甚至1.5v，沟道长度缩短，工作速度因而提升。

实现上述目的的技术方案是：

一种lvds发送电路，包括信号biasn控制的恒流源f，还包括：第一nmos管(n型金属氧化物半导体场效应管)、第二nmos管、n个第一cmos管以及n个第二cmos管，n为正整数，

所述第一nmos管和第二nmos管各自源极连接恒流源f，各自栅极在信号din、dinb控制下实现关闭或打开，产生差分信号对padp’/padn’；该差分信号对padp’/padn’的共模电平vcm’与参考信号vref经比较器及加法器产生数字信号fg<m:0>’；数字信号fg<m:0>’与信号din、dinb经乘法逻辑产生信号da<m:0>,dab<m:0>；信号da<m:0>,dab<m:0>分别交替控制n组第一cmos管和第二cmos管开启；m表示一组数量为m的信号线；

第一cmos管和第二cmos管各自的源极接电源vddio，各自栅极对应地接信号da<m:0>和信号dab<m:0>，各自漏极对应地接第一nmos管漏极和第二nmos管漏极；

n组第一cmos管和第二cmos管配合第一nmos管和第二nmos管产生差分信号对padp/padn；差分信号对padp/padn的共模电平vcm与参考信号vref经比较器及加法器产生数字信号fg<m:0>。

优选的，电源vddio为1.8v或1.5v。

本发明的有益效果是：本发明通过有效的结构设计，解决了上端电流源限制的问题，使电源电压可降至1.8v甚至1.5v，沟道长度缩短，工作速度因而提升，同时大幅节省了面积。

附图说明

图1是本发明的lvds发送电路的电路图；

图2是传统结构的lvds发送电路的电路图。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参阅图1，本发明的lvds发送电路，包括信号biasn控制的恒流源f，还包括：第一nmos管d、第二nmos管b、n个第一cmos管a以及n个第二cmos管c，n为正整数。

第一nmos管d和第二nmos管b各自源极连接恒流源f，各自栅极在信号din、dinb控制下实现关闭或打开，产生差分信号对padp’/padn’。该差分信号对padp’/padn’的共模电平vcm’与参考信号vref经比较器及加法器产生数字信号fg<m:0>’。数字信号fg<m:0>’与信号din、dinb经乘法逻辑产生信号da<m:0>,dab<m:0>。信号da<m:0>,dab<m:0>分别交替控制n组第一cmos管a和第二cmos管c开启。m表示一组数量为m的信号线，m为正整数。

第一cmos管a和第二cmos管c各自的源极接电源vddio，各自栅极对应地接信号da<m:0>和信号dab<m:0>，各自漏极对应地接第一nmos管d的漏极和第二nmos管b的漏极。

n组第一cmos管a和第二cmos管c配合第一nmos管d和第二nmos管b产生差分信号对padp/padn；差分信号对padp/padn的共模电平vcm与参考信号vref经比较器及加法器产生数字信号fg<m:0>。此环路保证在此数量为n时，vcm最接近vref，否则环路将继续反方向动态调整。第一cmos管a和第二cmos管c不再为饱和区的恒流源，而变为高压(vddio)控制的完全开启或关闭的开关管，同样电流下面积大幅减小，且漏源电压差限制解除，电源vddio可降至1.8v甚至1.5v，进而可以采用1.8v或1.5v的cmos设计，沟道长度缩短，工作速度因而提升。

图中vssio为地。

以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本发明的范畴，应由各权利要求所限定。

技术特征：

技术总结
本发明公开了一种LVDS发送电路，包括信号BiasN控制的恒流源F，还包括：第一NMOS管、第二NMOS管、n个第一CMOS管以及n个第二CMOS管，n为正整数，所述第一NMOS管和第二NMOS管各自源极连接恒流源F，各自栅极在信号DIN、DINB控制下实现关闭或打开，第一CMOS管和第二CMOS管各自的源极接电源VDDIO，各自漏极对应地接第一NMOS管漏极和第二NMOS管漏极。本发明使电源电压可降至1.8V甚至1.5V，沟道长度缩短，工作速度因而提升，同时大幅节省了面积。

技术研发人员：孔亮;戴冬梅;刘亚东;庄志青
受保护的技术使用者：灿芯半导体（上海）有限公司
技术研发日：2018.11.21
技术公布日：2019.02.12