一种具有自动反馈门控时钟的TSPC边沿触发器的制作方法

本发明属于超大规模数字集成电路中数字标准单元领域，涉及一种具有自动反馈门控时钟的tspc边沿触发器，是一种新型低功耗d触发器。
背景技术：
：tspc边沿触发器的电路拓扑结构如图1所示，见文献：b.razavi,"tspclogic-acircuitforallseasons,"ieeesolid-statecircuitsmagazine,vol.8，no.4,pp.10-13,2016；第一级为一个pmos管钟控的反相器，第二级为动态反相器，第三级是由nmos管钟控的反相器。具体工作原理如下：当clk为低电平时，输入反相器在节点x上采样反相的d输入。第二级的动态反相器处于预充电状态。在clk上升沿到来时，第二级反相器求值。如果x在clk上升沿处是高电平，那么节点y放电。在clk为高电平时，第三级反相器求值，y节点上的值输出到qn。通过第四级反相器得到q。相对于普通主从结构的d触发器，tspc边沿触发器结构更简单，速度更快。但工作时这种边沿触发器对时钟斜率要求较高，因为变化慢的时钟会使钟控pmos和nmos管同时导通，从而增加动态功耗。为了降低基于tspc边沿触发器的数字电路的动态功耗，一般采用门控时钟单元。门控时钟可以主动关闭触发器工作时钟，以使其在不需要的状态下不进行翻转，最终达到降低动态功耗的目的。门控时钟单元可分为不含锁存器的门控时钟单元和基于锁存器的门控时钟单元。不含锁存器的门控时钟电路中，由一个与门/或门实现，电路简单，但是信号容易产生毛刺。这个问题可用基于锁存器的门控时钟单元电路来解决。文献[2]中公开了一种反馈门控结构，如图2所示，见文献：阿恩·万维克·维纳斯,"一种数字电路部分,"中国,2015.；也采用标准异或门和与门实现。实际使用时，这些门控时钟单元都是门级电路，在数字电路后端综合时，可将门控时钟单元电路制作成数字标准单元库的一部分，通过脚本实现数字电路模块的门控策略。加入门控时钟单元后，数字电路的后端设计需要重新布局布线和后仿真，是的数字电路设计的工作量增大。技术实现要素：要解决的技术问题为了避免现有技术的不足之处，本发明提出一种具有自动反馈门控时钟的tspc边沿触发器，能够进一步降低功耗，并简化后端设计流程。技术方案一种具有自动反馈门控时钟的tspc边沿触发器，其特征在于包括27个mos管，m1～m11组成了一个带复位的tspc边沿触发器，m12和m13，m14和m15分别组成两个反相器，m16～m23构成了异或逻辑单元，m24和m25组成反相器，m26和m27组门控传输门单元；m1源极接vss，漏极与m2漏极连接，m2源极与m3漏极连接，m3源极连接vdd；m4源极接vss，漏极与m5源极连接，m5漏极与m6漏极连接，m6源极连接vdd；m7源极接vss，漏极与m8源极连接，m8漏极与m9源极连接，m9漏极与m10漏极连接，m10源极连接vdd；m12源极接vss，漏极与m13漏极连接，m13源极连接vdd；m14源极接vss，m14漏极与m15漏极连接，m15源极连接vdd；m16源极接vss，漏极与m17源极连接，m17漏极与m18漏极连接，m18源极与m19漏极连接，m19源极连接vdd；m20源极接vss，漏极与m21源极连接，m21漏极与m22漏极连接，m22源极与m23漏极连接，m23源极连接vdd；m24源极接vss，漏极与m25漏极连接，m25源极连接vdd；m1、m3、m12、m13、m16和m23栅极并联后与输入d信号连接，m1漏极与m5栅极连接，m5漏极与m8和m10栅极连接，m9漏极与m11漏极以及m14、m15、m20和m21栅极连接，m14漏极与m17和m18栅极连接，m17和m21漏极与m25、m24和m26的栅极连接；m24漏极与m27栅极连接；m26与m27源极并联后与m9、m4、m6和m2栅极连接；m26与m27的漏极连接，输出clk信号；m12漏极与m19和m20的栅极并联与dn；m7与m11栅极并联与rst连接。有益效果本发明提出的一种具有自动反馈门控时钟的tspc边沿触发器，将自动反馈门控时钟电路集成在tspc边沿触发器内部电路中，使用电路拓扑结构实现了异或逻辑，并使用传输门代替与门逻辑，形成了一种具有自动反馈门控时钟功能的低功耗tspc边沿触发器。与标准的tspc触发器相比，本发明的触发器动态功耗更低，且对时钟频率变化不敏感。在数字电路规模相同的情况下，使用本发明提出的tspc边沿触发器与已有门控时钟单元技术相比，生成的数字集成电路版图面积更小，还可以减少后端设计复杂度。本发明的创新点主要包括：1)采用简化的8管异或门电路拓扑结构，代替传统10管异或门电路，缩小了单元电路的面积。2)采用传输门单元代替与门单元，进一步缩小了单元电路的面积。3)将新设计的时钟门控封装在tspc边沿触发器中，通过提取该单元的连线和电气信息，可以制作成标准数字电路单元，用于数字集成集成电路的后端综合。通过调用新型tspc触发器单元，可使低功耗的数字集成电路后端设计更加简便。附图说明图1为tspcd触发器；图2为一种数字电路部分(2015)；图3为本发明提出的带有自动门控时钟的tspc边沿触发器原理图；图4为标准tspc边沿触发器的和本发明的tspc边沿触发器瞬态仿真结果；图5为d翻转频率50mhz时，两种d触发器功耗对比；图6为时钟频率为1ghz时，两种d触发器功耗对比。具体实施方式现结合实施例、附图对本发明作进一步描述：本发明权衡了面积、功耗和设计难度等方面的因素，提出了一种带有自动反馈门控时钟的tspc边沿触发器新电路结构，其原理图如图3所示。连接关系为：m1源极接vss，漏极与m2漏极连接，m2源极与m3漏极连接，m3源极连接vdd；m4源极接vss，漏极与m5源极连接，m5漏极与m6漏极连接，m6源极连接vdd；m7源极接vss，漏极与m8源极连接，m8漏极与m9源极连接，m9漏极与m10漏极连接，m10源极连接vdd；m12源极接vss，漏极与m13漏极连接，m13源极连接vdd；m14源极接vss，m14漏极与m15漏极连接，m15源极连接vdd；m16源极接vss，漏极与m17源极连接，m17漏极与m18漏极连接，m18源极与m19漏极连接，m19源极连接vdd；m20源极接vss，漏极与m21源极连接，m21漏极与m22漏极连接，m22源极与m23漏极连接，m23源极连接vdd；m24源极接vss，漏极与m25漏极连接，m25源极连接vdd；m1、m3、m12、m13、m16和m23栅极并联后与输入d信号连接，m1漏极与m5栅极连接，m5漏极与m8和m10栅极连接，m9漏极与m11漏极以及m14、m15、m20和m21栅极连接，m14漏极与m17和m18栅极连接，m17和m21漏极与m25、m24和m26的栅极连接；m24漏极与m27栅极连接；m26与m27源极并联后与m9、m4、m6和m2栅极连接；m26与m27的漏极连接，输出clk信号；m12漏极与m19和m20的栅极并联与dn；m7与m11栅极并联与rst连接。本发明的工作原理为：1、m1～m11组成了一个带复位的tspc边沿触发器，其中d是输入信号，gclk为内部工作时钟。在rstn为低电平时，该触发器复位，qn为高电平；当rstn为高电平时，在gclk的上升沿，将d端的数据写入到寄存器中，使得2、m12和m13，m14和m15组成两个反相器，分别得到和3、m16～m23共8个mos管构成了异或逻辑单元，输入信号分别为d，dn，q，qn，通过电路运算得到反馈控制信号fb，使得真值表如表1所示：表1反馈控制信号fb真值表d(dn)q(qn)fbmos工作状态01010m20和m21导通01101m22和m23导通10011m18和m19导通10100m16和m17导通4、m24和m25组成反相器，使得5、m26和m27组门控传输门单元，输入时钟为clk，输出时钟为gclk，控制信号分别为fb和fbn。当fb为高电平且fbn为低电平时，gclk＝clk，tspc边沿触发器正常工作；当fb为低电平且fbn为高电平时，传输门关闭，tspc边沿触发器各节点保持上一个状态的值，不发生翻转；综上所述，在本发明提出的tspc边沿触发器能够自动检测触发器输入端和输出端信号电平，当输入端d和输出端q的信号电平相同时，产生关闭传输门信号fb和fbn，使内部工作时钟gclk失效；当输入端d和输出端q的信号电平不同时，产生导通传输门信号fb和fbn，使内部工作时钟和外部驱动时钟相同。这种机制避免了d触发器内部电路不必要的翻转，进而降低了功耗。使用这种d触发器，也能使寄存器传输级(rtl)组合逻辑电路不发生翻转，从而降低整个数字电路的功耗。本发明针对数字电路低功耗设计的需求，提出一种新型tspc边沿触发器的电路拓扑结构，在该触发器中集成自动反馈门控时钟电路，其目的是进一步降低tspc边沿触发器的动态功耗，从而降低基于tspc触发器数字集成电路的整体功耗。同时，将反馈门控时钟电路封装在tspc边沿触发器中，简化数字集成电路后端设计流程。当前第1页12