一种快速锁定鉴频鉴相器及锁相环的制作方法

本申请涉及射频通信设备技术领域，尤其涉及一种快速锁定鉴频鉴相器及锁相环。

背景技术：

传统锁相环通常包括将两个输入信号的相位进行比较的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器。锁相环的性能与鉴频鉴相器性能密切相关，在锁相环的使用中，鉴频鉴相器负责检测参考时钟和反馈时钟的相位差。具体的，当参考时钟领先反馈时钟时，鉴频鉴相器的输出根据参考时钟和反馈时钟的相位差输出相应脉冲宽度的高电平信号驱动后级的电荷泵打开充电开关对环路滤波器进行充电，减小参考时钟和反馈时钟的相位差并最终锁相环锁定到目标频率；当参考时钟落后于反馈时钟的相位时，鉴频鉴相器输出的高电平脉冲宽度与参考时钟和反馈时钟的相位差成正比，驱动后级电荷泵打开放电开关对环路滤波器进行放电，驱使反馈时钟的相位逼近参考时钟的相位，最终锁定环路到目标频率。

附图1为一种典型的鉴频鉴相器的电路结构示意图。如附图1所示，鉴频鉴相器包括两个触发器，两个触发器的时钟端分别和参考时钟与反馈时钟相连，两个触发器的数据输入端分别连接固定的高电平1。如果两个触发器的时钟端输入的参考时钟和反馈时钟没有对齐，分别根据两个触发器的输出端输出脉冲的高低实现对电荷泵充电开关和放电开关的控制，即鉴频鉴相器就会打开电荷泵开关对滤波器电容充电/放电以改变控制电压直到另一个时钟沿到来，滤波器充电/放电只发生在参考周期的一段时间内，其余时间内控制电压保持不变。

图1中的鉴频鉴相器输出的高电平脉冲宽度都和参考时钟与反馈时钟的相位差成正比。当锁相环的频率和目标设定频率差较大时，需要相对较长的时间才能将锁相环的频率拉近到目标设定频率附近。

技术实现要素：

本申请提供了一种快速锁定鉴频鉴相器及锁相环，缩短锁相环的频率和目标设定频率差较大时的锁定时间，加快锁相环的锁定速度。

第一方面，本申请提供了一种快速锁定鉴频鉴相器，包括第一触发器、第二触发器、第三触发器、第四触发器、第一或门和第二或门；其中，

所述第一触发器的数据输入端和所述第二触发器的数据输入端分别连接高电平1；所述第一触发器的时钟端连接参考时钟，所述第二触发器的时钟端连接反馈时钟；

所述第三触发器的数据输入端连接所述第一触发器的数据输出端，所述第三触发器的时钟端连接参考时钟；

所述第四触发器的数据输入端连接所述第二触发器的数据输出端，所述第四触发器的时钟端连接反馈时钟；

所述第一或门的第一输入端连接所述第一触发器的数据输出端，所述第一或门的第二输入端连接所述第三触发器的数据输出端；

所述第二或门的第一输入端连接所述第二触发器的数据输出端，所述第二或门的第二输入端连接所述第四触发器的数据输出端。

第二方面，本申请提供了一种快速锁定鉴频鉴相器，包括第一触发器和第二触发器，其特征在于，还包括第三触发器、第四触发器、第一或门和第二或门；其中，

所述第一触发器，具有被配置用于接收高电平的数据输入端和被配置用于接收参考信号的时钟输入端，并且所述第一触发器被配置用于基于所述参考信号产生第一输出信号；

所述第二触发器，具有被配置用于接收高电平的数据输入端和被配置用于接收反馈信号的时钟输入端，并且所述第二触发器被配置用于基于所述反馈信号产生第二输出信号；

所述第三触发器，具有被配置用于接收所述第一输出信号的数据输入端和被配置用于接收所述参考信号的时钟输入端，并且所述第三触发器被配置用于基于所述参考信号和所述第一输出信号产生第三输出信号；

所述第四触发器，具有被配置用于接收所述第二输出信号的数据输入端和被配置用于接收所述反馈信号的时钟输入端，并且所述第四触发器被配置用于基于所述反馈信号和所述第二输出信号产生第四输出信号；

所述第一或门，被配置用于进行所述第一输出信号和所述第三输出信号逻辑或运算；

所述第二或门，被配置用于进行所述第二输出信号和所述第四输出信号逻辑或运算。

第三方面，本申请提供了一种锁相环，所述锁相环包括鉴频鉴相器，所述鉴频鉴相器为上述所述的快速锁定鉴频鉴相器。

本申请提供的快速锁定鉴频鉴相器及锁相环，第一触发器、第二触发器、第三触发器、第四触发器、第一或门和第二或门。第一触发器和第二触发器实现了一次采样，第三触发器、第四触发器、第一或门和第二或门结合一次采样进行二次采样。通过二次采样逻辑，控制整个时钟周期内电荷泵充电或放电，从而能够迅速驱使锁相环的频率向目标设定频率逼近，加快锁相环的锁定速度。且本申请提供的快速锁定鉴频鉴相器，设计实现的电路结构简单，易于实现，避免了复杂快速锁定电路对环路锁定后的干扰，导致锁定频率不稳定或者带来较大的相位噪声。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中一种典型的鉴频鉴相器的电路结构示意图；

图2为本申请实施例提供的快速锁定鉴频鉴相器的电路结构示意图；

图3为图1所示鉴频鉴相器的状态切换图；

图4为本申请实施例提供的快速锁定鉴频鉴相器的状态切换图；

图5为本申请实施例提供的锁相环的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

附图2本申请实施例提供的快速锁定鉴频鉴相器的电路结构示意图。如附图2所示，本申请实施例提供的快速锁定鉴频鉴相器包括第一触发器1、第二触发器2、第三触发器3、第四触发器4、第一或门5和第二或门6。

所述第一触发器1的数据输入端和所述第二触发器2的数据输入端分别连接高电平1；所述第一触发器1的时钟端连接参考时钟，所述第二触发器2的时钟端连接反馈时钟；

所述第三触发器3的数据输入端连接所述第一触发器1的数据输出端，所述第三触发器3的时钟端连接参考时钟；

所述第四触发器4的数据输入端连接所述第二触发器2的数据输出端，所述第四触发器4的时钟端连接反馈时钟；

所述第一或门5的第一输入端连接所述第一触发器1的数据输出端，所述第一或门5的第二输入端连接所述第三触发器1的数据输出端；

所述第二或门6的第一输入端连接所述第二触发器2的数据输出端，所述第二或门6的第二输入端连接所述第四触发器4的数据输出端。

在本申请实施例中，第一触发器1、第二触发器2、第三触发器3和第四触发器4为d类型触发器。第一触发器1的数据输入端和所述第二触发器2的数据输入端分别连接高电平1；第一触发器1的时钟端连接参考时钟，用于接收参考时钟信号；第二触发器2的时钟端连接反馈时钟，用于接收反馈时钟信号；第一触发器1的数据输出端输出up_linear，第二触发器2的数据输出端输出dn_linear。如，当第一触发器1的时钟端接收到参考时钟的上升沿，第一触发器1的数据输出端输出的up_linear为高电平脉冲；当第二触发器2的时钟端接收到反馈时钟的上升沿，第二触发器2的数据输出端输出的dn_linear为高电平脉冲。

第三触发器3的时钟端连接参考时钟，第四触发器4的时钟端连接反馈时钟；第三触发器3的数据输入端第一触发器1的数据输出端，用于接收第一触发器1输出up_linear；第四触发器4的数据输入端连接第二触发器2的数据输出端，用于接收第二触发器2输出的dn_linear；第三触发器3的数据输出端输出的up_boost，第四触发器4数据输出端输出dn_boost。通过第一或门5对第一触发器1输出的up_linear和第三触发器3输出的up_boost进行逻辑或运算，输出up；通过第二或门6对第二触发器2输出的dn_linear和第四触发器4输出的dn_boost进行逻辑或运算，输出dn。如此，up和dn为快速鉴频鉴相器的输出信号。

在满足一定的近似条件下，我们可以将鉴频鉴相器和电荷泵锁相环看作是一个连续的线性系统，开环传递函数可表示为：

在上面的公式中，h(s)open表示开环传递函数，icp表示电荷泵的电流，f(s)表示环路滤波器的传递函数，kvco是压控振荡器的增益，s为常数。从上面的公式可以看出，锁相环在整个锁定过程中可以近似为线性工作模式，带宽/增益保持恒定，锁相环的锁定时间主要取决于环路带宽以及锁相环当前频率和目标设定频率之间的频率差。

由于锁相环的锁定时间和环路带宽以及要锁定的频率范围有关，环路带宽在锁相环设计初期是事先确定的，根据采样系统的连续性，相位噪声性能等选取合适的值，因此锁定的频率范围就和锁相环的锁定时间密切相关。锁定的频率范围越窄，锁相环的锁定时间就会越短，反之就会越长。

如附图1所示的鉴频鉴相器，其输出的信号记为up和dn，根据其输出状态对电荷泵的控制状态，将其输出状态进行定义：

up＝0,dn＝0:此时电荷泵cp处于高阻态(电荷充电开关和放电开关均关闭)；

up＝1,dn＝0：反馈时钟滞后于参考时钟，电荷泵充电开关打开；

up＝0,dn＝1：反馈时钟领先于参考时钟，电荷泵放电开关打开。

如附图3所示，其输出状态之间的转换为：

up＝0，dn＝0：此状态下反馈时钟div边沿到来，则进入状态up＝0，dn＝1；参考时钟ref边沿到来，则进入状态up＝1，dn＝0；

up＝0，dn＝1：此状态下反馈时钟div边沿到来，状态保持不变；参考时钟ref边沿到来，则回到状态up＝0，dn＝0；

up＝1，dn＝0：此状态下反馈时钟div边沿到来，则回到状态up＝0，dn＝0，参考时钟ref边沿到来，状态保持不变。

因此，图1所示的鉴频鉴相器打开电荷泵开关对滤波器电容充电或放电以改变控制电压直到另一个时钟沿到来，即滤波器充电或放电只发生在参考周期的一段时间内。并且由于环路参数固定，从而环路增益及带宽为常数，在锁相环的频率和目标设定频率差较大时，需要较长的时间才能将锁相环的频率拉近到目标设定频率附近。

如附图2所示，对传统的鉴频鉴相器的输出up_linear和dn_linear进行了二次采样，并将二次采样后的输出up_boost和dn_boost与传统鉴频鉴相器的输出up_linear和dn_linear进行逻辑或操作，作为快速鉴频鉴相器的输出信号up和dn。

当参考时钟ref和反馈时钟div的频率差比较大，即参考时钟ref和反馈时钟div的频率差大于10％，二次采样逻辑采到了up_linear和dn_linear的高电平状态，二次采样逻辑的输出up_boost和dn_boost为高电平，由于快速鉴频鉴相器的输出up和dn(up＝up_linear+up_boost,dn＝dn_linear+dn_boost)被二次采样逻辑输出的高电平强制置为1，从而此时传统鉴频鉴相器的线性输出up_linear和dn_linear被屏蔽，后级电荷泵的充放电一直持续到二次采样逻辑在后面的时钟边沿采样到up_linear和dn_linear的低电平状态，快速鉴频鉴相器重新回到线性模式。从以上的描述可以看出，在二次采样逻辑采到up_linear和dn_linear为高电平后，判断此时参考时钟ref和反馈时钟div的频率差比较大，快速鉴频鉴相器进入到非线性工作模式，增加快速鉴频鉴相器的增益，迅速拉近参考时钟ref和反馈时钟div的频率差，达到快速锁定的目的。

当参考信号ref和反馈信号div的频率差相对比较小，二次采样逻辑的输出up_boost和dn_boost总是为0，从而可以忽略二次采样逻辑，快速鉴频鉴相器进入线性工作模式。如果参考信号ref领先于反馈信号div，在ref信号到来之后，up_linear的输出为1，快速鉴频鉴相器的输出up也为1，驱动后级的电荷泵对环路滤波器进行充电来驱使反馈信号div追赶参考信号ref。

因此，本申请实施例提供的快速鉴频鉴相器关于线性模式和非线性模式的切换，完全由电路本身进行判断和切换，不需要额外的控制开销，也避免了人工干预导致的锁相环环路失锁。

附图4为本申请实施例提供的快速锁定鉴频鉴相器的状态切换图。如附图4所示，本申请实施例提供的快速锁定鉴频鉴相器加入二次采样逻辑后，快速锁定鉴频鉴相器的状态由图1所示传统鉴频鉴相器中的3种状态增加为图4中的7中状态(stage0-stage6)。

stage0定义为高阻态，此时后面的电荷泵电路充电和放电开关都关闭，电荷泵的输出处于高阻状态。当参考时钟ref的边沿首先到来之后，状态由stage0转换到stage1，在stage1如果反馈时钟div的边沿有到来，则回到状态stage0，也就是说快速锁定鉴频鉴相器工作在线性模式。如果在stage1没有等到反馈时钟div的边沿到来，则二次采样逻辑开始工作，驱动快速锁定鉴频鉴相器进入到非线性模式，提高快速锁定鉴频鉴相器的增益，缩短锁定时间。当参考时钟ref到来后，快速鉴频鉴相器的状态由stage1转换到stage2，在stage2时up/dn信号在整个时钟周期内都为高电平，驱动后级的电荷泵电路充电或放电，由于此时充放电的时间在整个时钟周期内进行，从而能够迅速驱使锁相环的时钟向目标频率逼近，这也是快速锁定鉴频鉴相器能够缩短锁定时间的根本原因。为了避免快速锁定鉴频鉴相器的增益过大，从而导致环路的不稳定，在反馈时钟div的边沿到来后，stage2将转换到stage3，从而为快速锁定鉴频鉴相器离开非线性模式做准备。在stage3，如果下一个时钟边沿到来的是参考时钟ref，则转换到stage1；如果是反馈时钟div，则回到高阻态stage0；从上述工作过程可以看出，提出的快速锁定鉴频鉴相器可以加快锁定过程的关键就在于引入了二次采样逻辑后增加了非线性状态stage2和stage3，提高了增益，并且由于在下一个时钟边沿到来后及时的将状态切换到stage0或者stage1，从而避免增益过大导致锁相环路的不稳定。

进一步，在本申请实施例中，所述快速锁定鉴频鉴相器还包括与门7和延时单元8，所述与门7的第一输入端连接所述第一触发器1的数据输出端，所述与门7的第二输入端连接所述第二触发器2的数据输出端，所述与门7的输出端连接所述延时单元8的输入端，所述延时单元8的输入端分别连接所述第一触发器1和第二触发器2的复位端。

当反馈信号div到来后up_linear和dn_linear的值都为1，经过延时单元延迟一定时间以后采样逻辑的reset信号有效，将采样逻辑的输出up_linear和dn_linear全部复位为0，当前周期的鉴频鉴相过程结束。延时单元的引入主要是为了解决锁相环存在的deadzone(死区问题)，因为up和dn信号驱动后级电荷泵的开关需要一定时间，所以引入延时单元后每个周期的up和dn输出信号都会有最小的脉冲时间，保证电荷泵的充放电开关可以打开。

在本申请实施例提供的快速锁定鉴频鉴相器中，第一触发器1和第二触发器2实现了一次采样，第三触发器3、第四触发器4、第一或门5和第二或门6结合一次采样进行二次采样。通过二次采样逻辑，控制整个时钟周期内电荷泵充电或放电，从而能够迅速驱使锁相环的频率向目标设定频率逼近，加快锁相环的锁定速度。且本申请提供的快速锁定鉴频鉴相器，设计实现的电路结构简单，易于实现，避免了复杂快速锁定电路对环路锁定后的干扰，导致锁定频率不稳定或者带来较大的相位噪声。

本申请实施例提供的一种快速锁定鉴频鉴相器中，第一触发器，具有被配置用于接收高电平的数据输入端和被配置用于接收参考信号的时钟输入端，并且所述第一触发器被配置用于基于所述参考信号产生第一输出信号；第二触发器，具有被配置用于接收高电平的数据输入端和被配置用于接收反馈信号的时钟输入端，并且所述第二触发器被配置用于基于所述反馈信号产生第二输出信号；第三触发器，具有被配置用于接收所述第一输出信号的数据输入端和被配置用于接收所述参考信号的时钟输入端，并且所述第三触发器被配置用于基于所述参考信号和所述第一输出信号产生第三输出信号；第四触发器，具有被配置用于接收所述第二输出信号的数据输入端和被配置用于接收所述反馈信号的时钟输入端，并且所述第四触发器被配置用于基于所述反馈信号和所述第二输出信号产生第四输出信号；所述第一或门，被配置用于进行所述第一输出信号和所述第三输出信号逻辑或运算；所述第二或门，被配置用于进行所述第二输出信号和所述第四输出信号逻辑或运算。

进一步，本申请实施例提供的快速锁定鉴频鉴相器，还包括与门和延时单元，其中，与门被配置用于进行所述第一输出信号和所述第二输出信号逻辑和运算；延时单元，被配置用于接收所述与门的输出信号，产生复位信号。

基于本申请实施例提供的快速锁定鉴频鉴相器，本申请还提供了一种锁相环，如附图5所示，所述锁相环包括鉴频鉴相器，所述鉴频鉴相器为上述实施例所述的快速锁定鉴频鉴相器。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。本领域技术人员在考虑说明书及实践这里的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。