一种用于探测前端的积分放大电路的制作方法

本发明涉及积分器电路领域，特别是涉及一种用于探测前端的积分放大电路。

背景技术：

xray等高灵敏探测器前端电路功能主要应用前端高精度积分器电路对微小信号进行采集，积分放大，转变为电压信号进行后续处理。采样电流从pa到na级不等，因此在前端电路中，积分器自身的漏电将直接影响探测器的精度。当前国内高灵敏度电流型探测器芯片基本没有，主要依赖于国外的芯片。主要技术瓶颈在于工艺技术，高精度快速adc技术等。本次发明电路技术是针对工艺的缺陷，利用电路结构来最大程度减小积分器漏电对这个探测器精度的影响。

图1是传统的积分器电路结构，主要组成包括一个放大器，不同容值的电容阵列和开关电路。其中7，8，9为三个不同大小的电容，主要功能是改变积分器的工作量程，以适应不同大小的积分电流。实际工作中，7，8，9电容通过6，5，4开关控制，可以任何组合接入整个积分器电路中。图1电路中，积分器电流通路主要从vin输入，经过1，2开关，再并行经过4，5，6开关电路，再并行经过7，8，9电容，最后并行三条路径短接到放大器输出18。积分电流通路中，会引起不确定性漏电流主要发生在通路的开关上面，开关结构是由p/n型mos管组成的。其中4，5，6开关尤其重要，本申请就是针对这三个开关进行低漏电流设计的。

传统的积分器电路，低漏电流设计一般首要考虑工艺，利用工艺技术来减小漏电流。其次是通过减小通路的器件，以此来减小通路器件的漏电。由于工艺在一些情况下，是无法保证的，例如对面积，对功耗，成本，现有工艺技术等因素，限制了一些特殊工艺的使用。而减小通路器件，例如电容开关阵列上面的开关4，5，6，这样可以有效解决开关漏电，但是限制了积分器的应用范围，量程太小，不适合大动态范围输入的应用场合。

参考图1，图1的工作原理如下，积分器首先进行复位，开关1，3，10闭合，开关2，11断开，使输入vin与vrefa短接，20，21端口短接vrefa，输出18与vrefb短接。复位操作后，1，3，10开关断开，2开关闭合。这时vin端微小的电流经过开关1，2，4对电容9进行充电(假设此时选择电容9通道对应的量程，即开关4闭合，开关5，6断开，同理如果选择8，9电容量程，通过控制把开关4，5闭合，开关6断开)，由于放大器负反馈的作用，20，21两端口虚短接，即20端口电压近似等与21端口电压vrefa不变。电容极板电荷守恒，使得放大器输出电压18从vrefb开始逐渐降低，降低的变化速率与输入电流和电容9相关。输入电流越大，电容不变，输出电压18下降速度越快，反之越慢。同样在输入电流不变，电容9越大，输出电压18变化越小，反之变化越大。

参考图1，从上面工作原理可知，当开关4，5，6引入不确定漏电流，就会造成输出电压不准，引起误差。4，5，6开关漏电流不确定性是由于输出电压18是随着积分时间变化的，如果只有电容9接入，电容7，8不接入，此时开关4是闭合的，开关5，6是断开的。当18电压变化时，由于开关5，6断开，15，16节点的电压会跟着18节点电压变化。开关5，6电路一般是由n型mos，p型mos或者p/n对mos组成的开关。15，16节点电压的改变引起mos管源级或者漏级电压变化，导致衬底与源漏压差变化，从而使mos管源级或者漏级有微小电流流入或者流出，对电容7，8进行充放电，引起输出电压变化。

技术实现要素：

本发明主要解决的技术问题是提供一种用于探测前端的积分放大电路，能够在积分通路中，减小漏电电流，使开关两端电压不会受到运放输出电压的变化影响而导致开关误打开状态。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种用于探测前端的积分放大电路，包括：放大器、开关(k1、k2、k3、k4、k5、k6、k25、k26、k27、k10、k11)、开关(s32、s22、s23、s24)和电容(c7、c8、c9)；输入信号vin与开关k1前端连接，开关k1的后端与开关s32连接到vrefa，同时开关k1的后端与开关k2前端连接，开关k2后端与放大器负级连接；开关k2与放大器连接的端口并行于开关(k6、k5、k4)的前端连接，开关(k6、k5、k4)后端分别与电容(c7、c8、c9)前端连接，电容(c7、c8、c9)后端分别与开关(k25、k26、k27)的前端连接，开关(k25、k26、k27)后端短接一起；开关(k6、k5、k4)后端分别与开关(s22、s23、s24)连接到地vss或者vrefa；开关(k25、k26、k27)后端短接的端口分别与开关k10的前端和放大器输出端口连接；开关k10后端与vrefb连接，放大器输出端口与开关k11前端连接，开关k11后端连接积分器输出；放大器的正级与vrefa连接；放大器正负级输入端通过开关k3连接起来。

进一步，所述开关(s32、s22、s23、s24)由n型mos管构成；开关(s32、s22、s23、s24)的栅极控制电压由外部控制，其中开关s32用于复位，开关(s22、s23、s24)用于不同电容阵列的选择，以确定积分器量程。

进一步，所述vrefa与vrefb与vss可以同等电位或不同电位，根据实际电路情况确定。

本发明的有益效果是：本发明在传统的积分电路上增加了开关22，23，24，25，26，27。当积分器正常工作时，输出端18/17的电压随着时间会一直变化的，或者在不同时间保持不同的恒定电压，该电压会耦合到积分通道开关源级/漏级，造成开关源漏具有一定的压差，源漏与衬底有一定的压差，使得开关内部形成一定的电流。另外传统结构中，开关与电容之间连接16，15，14电压跟随着运放输出18电压的变化(开关6，5，4断开情况下)。而16，15，14的初始电压受工艺影响，电压不确定，因此当初始电压比较低时，16，15，14电压跟运放输出18电压变化幅度大时，会使得开关6，5，4导通，电路功能出错。本发明目的在于使运放输出18/17电压变化或者恒定一个电压时，使其电容阵列开关两端的电压保持相等，这样源漏和源/漏到衬底之间没有压降，从而减小了开关的内部电流。同时将16，15，14的电位在之前开关关断情况下，电位被钳制，不受运放输出18的电压影响。

附图说明

图1是传统的积分器电路示意图；

图2是本发明一种用于探测前端的积分放大电路的示意图；

图3是本发明一种用于探测前端的积分放大电路中开关电路结构示意图；

图4是不同电容阵列开关积分电路形式的示意图。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

请参阅图2至图4，本发明实施例包括：

一种用于探测前端的积分放大电路，包括：放大器电路31，开关电路1，2，3，4，5，6，25，26，27，10，11和电容阵列7，8，9。输入信号vin与开关1连接，开关1的另外一端12与开关32连接到vrefa，同时12与开关2一端连接，开关2另外一端线20与放大器31负级连接。端口20并行于开关6，5，4一端连接，开关6，5，4另外一端线16，15，14分别与电容7，8，9一端连接，电容7，8，9剩余一边端口又分别与开关25，26，27连接，开关25，26，27剩余一边端口短接一起17，如图2线17。开关6，5，4一端16，15，14分别与开关22，23，24n型mos管连接到地vss(或者vrefa)。线17分别与开关10一端连接，放大器输出端口18连接。开关10另外一端与vrefb连接，放大器输出端口18与开关11连接，开关11另外一端19连接积分器输出。放大器31的正端21与vrefa连接。放大器31正负输入端20，21通过一个开关3连接起来。本示意电路中开关32，22，23，24是由n型mos管构成，它们的栅极控制电压由外部控制，其中开关32作用为复位，开关22，23，24用于不同电容阵列的选择，以确定积分器量程。在电路中vrefa与vrefb与vss可以同等电位，可以不同电位，根据实际电路情况确定。

本次技术发明主要在传统的积分电路上增加了开关22，23，24，25，26，27。从前面的原理可知，当积分器正常工作时，输出端18/17的电压随着时间会一直变化的，或者保持一个恒定电压，该电压会耦合到积分通道开关源级/漏级，造成开关源漏具有一定的压差，源漏与衬底的压差会使开关内部形成一定的电流。本技术目的在于使运放输出18/17电压变化或者恒定一个电压时，使其电容阵列开关两端的电压保持相等，这样源漏和源/漏到衬底之间没有压降，从而减小了开关的内部电流。另外本电路使得14/15/16节点电压被确定，不会因为18的电压变化造成4，5，6开关的误导通。

以图2为例，假设该积分器接入电容9，电容7，8量程被旁路。即开关4，27闭合导通状态，开关24控制信号使其关闭。5，6，25，26开关断开状态，开关22，23控制信号使其导通，与地vss连接。正常积分器工作时，放大器输入正负端虚短接，即端口20，21电位近似相等vrefa，由于开关4导通，积分电流比较小，开关4两边端口电压接近等于vrefa，因此开关4的源漏电位电压差近似为0。开关5，6处于关断状态，源漏不导通，开关22，23导通并连接vrefa，因此开关5，6源漏两端的电压差也接近0。当开关4，5，6开关的衬底与vrefa相同时(如vss)，开关两端源漏与衬底的电位也接近相等，这样可以有效地降低开关的漏电流。在传统电路中，运放输出端18的电压变化会直接影响开关6，5，4端16，15，14的电压，尤其在没有接入电容的通道，15，16的初始电压一般由工艺决定，是一个不确定值，在图1示例中，如果16，15的初始电压较低，当端口18积分器输出电压变化比较大，会使得16，15端电压变成负值，使开关6，5导通，这样就会出现电路功能出错。而图2的电路避免了这样结果，因为端口16，15直接与vrefa短接，电位不受输出18电压的影响。但是缺点增加了输出运放31的电容负载，为了克服这个缺点，另外增加了开关25，26，27，直接切断运放与电容的连接，不增加负载。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。