本实用新型涉及信号处理技术领域，尤其涉及到基于通信接口的单脉冲信号延时实验装置。
背景技术：
单脉冲信号是我们常用的一种电信号。脉冲信号的用途多样，可作为复位信号，可作为启动信号，也可作为噪音信号。现有单脉冲信号的产生方式有三种：单片机控制产生；时钟信号处理器控制产生；CPLD逻辑控制产生。利用单片机程序检测单脉冲信号宽度，然后进行延时处理，从单片机的引脚输出，实现单脉冲信号宽度扩展；利用DSP处理器程序检测单脉冲信号宽度，利用软件的办法实现，单脉冲信号宽度扩展；利用CPLD逻辑控制实现单脉冲信号宽度扩展。现有的这些做法，有一些不足：电路较复杂；成本相对较高；需要软件控制程序参与；不具有通信接口，对外互联性不好。
技术实现要素：
本实用新型所要解决的技术问题在于克服现有的单脉冲信号延时的不足，提供基于通信接口的单脉冲信号延时实验装置。基于通信接口的单脉冲信号延时实验装置是由具有电路简单、纯硬件电路实现、具有通信接口，对外交互性较好的优点。
解决上述问题采用的技术方案是：
本实用新型采用集成电路U1的进行外部通信数据接收，进而设置延时宽度；采用集成电路U3的进行控制数据锁存处理，数据锁存后，输入到延时控制后端，进行进一步处理；采用集成电路U2的单脉冲信号的延时处理，它接收延时量数据及单脉冲信号，并进行内部延时处理，并将处理后的单脉冲信号输出。
附图说明
图1是本实用新型电气原理方框图。
图2是本实用新型电子线路原理图。
具体实施方式
下面结合附图和实施例对本实用新型做进一步详细说明。
实施例1
在图1中，本实用新型基于通信接口的单脉冲信号延时实验装置是由以下几个部分：通信电路、单脉冲信号输入电路、数据锁存电路、延时电路连接构成。其中，通信电路的输出端接数据锁存电路的输入端；单脉冲信号输入电路的输出端接数据锁存电路的输入端；数据锁存电路的输出端接延时电路的输入端。
在图2中，本实用新型通信电路是由连接器J2，电阻R3，R4，R2，电容C1，集成电路U1连接构成。其中，集成电路U1的型号为FT245RL，电容C1的引脚2接电阻R2的引脚1，接集成电路U1的引脚19；连接器J2的引脚2接电阻R4的引脚1；连接器J2的引脚3接电阻R3的引脚1；电阻R3的引脚2接集成电路U1的引脚16；电阻R4的引脚2接集成电路U1的引脚15；集成电路U1的引脚4接集成电路U1的引脚17；电容C1的引脚1，连接器J2的引脚1，集成电路U1的引脚7，集成电路U1的引脚18，集成电路U1的引脚21，集成电路U1的引脚25，集成电路U1的引脚26接地；连接器J2的引脚4接电阻R2的引脚2接集成电路U1的引脚12接集成电路U1的引脚20接5V。
单脉冲信号输入电路是由连接器J1，电阻R1连接构成，其中，连接器J1的引脚1接地；连接器J1的引脚2接电阻R1的一端；电阻R1的另一端接集成电路U2的引脚1，接连接器J3的引脚1。
数据锁存电路是由电阻R6，R7，R8，R9，R10，R11，R12，R13，集成电路U3连接构成。其中，集成电路U3的型号为DM74LS564，集成电路U3的引脚10，1接地；集成电路U3的引脚20接5V；集成电路U3的引脚12接电阻R13；集成电路U3的引脚13接电阻R12；集成电路U3的引脚14接电阻R11；集成电路U3的引脚15接电阻R10；集成电路U3的引脚16接电阻R9；集成电路U3的引脚17接电阻R8；集成电路U3的引脚18接电阻R7；集成电路U3的引脚19接电阻R6；电阻R6的另一端接集成电路U2的引脚3；电阻R7的另一端接集成电路U2的引脚4；电阻R8的另一端接集成电路U2的引脚5；电阻R9的另一端接集成电路U2的引脚6；电阻R10的另一端接集成电路U2的引脚7；电阻R11的另一端接集成电路U2的引脚10；电阻R12的另一端接集成电路U2的引脚12；电阻R13的另一端接集成电路U2的引脚13。
延时电路是由电阻R5，连接器J3，集成电路U2连接构成。其中，集成电路U2的型号为DS1023，集成电路U2的引脚8，11，14接地；集成电路U2的引脚2，16接5V；电阻R6的另一端接集成电路U2的引脚3；电阻R7的另一端接集成电路U2的引脚4；电阻R8的另一端接集成电路U2的引脚5；电阻R9的另一端接集成电路U2的引脚6；电阻R10的另一端接集成电路U2的引脚7；电阻R11的另一端接集成电路U2的引脚10；电阻R12的另一端接集成电路U2的引脚12；电阻R13的另一端接集成电路U2的引脚13；集成电路U2的引脚接电阻R5的一端；电阻R5的另一端接连接器J3的引脚2，连接器J3的引脚3，4接地；连接器J3的引脚1接集成电路U2的引脚1。
本实用新型的工作原理如下：
系统上电，首先，集成电路U1开始进行上电复位操作，由电阻R2，电容C1暂态充放电，脉冲信号从电阻R2与电容C1的连接处输出，进行复位操作。其中，集成电路U1的型号FT245RL。
其次，集成电路U1进行延时数据接收，数据从连接器J2的引脚2，3输出，经过电阻R3，R4，输入到集成电路U1的引脚15，16，集成电路U1实现协议处理，将接收的USB格式数据转变为并行数据，经过集成电路U1的内部处理，处理后的控制信号从集成电路U1的引脚14输出，输入到集成电路U3的引脚11；数据信号从集成电路U1的引脚1，5，3，11，2，9，10，6输出，输入到集成电路U3的引脚2，3，4，5，6，7，8，9，其中，集成电路U3的型号为DM74LS564。
再次，集成电路U3进行延时数据锁存，数据锁存的控制信号从集成电路U1的引脚14输出，输入到集成电路U3的引脚11；数据锁存的数据信号从集成电路U1的引脚1，5，3，11，2，9，10，6输出，输入到集成电路U3的引脚2，3，4，5，6，7，8，9；集成电路U3实现数据锁存处理，在控制脉冲信号控制下，将接收的数据信号输出到输出端19，18，17，16，15，14，13，12，经过电阻R6，R7，R8，R9，R10，R11，R12，R13。
最后，集成电路U2进行脉冲信号延时处理，单脉冲信号从连接器J1的引脚2输入，经过电阻R1，输入到集成电路U2的引脚1，集成电路U2的型号为DS1023，集成电路U2实现脉冲信号的延时处理，其中，延时量是由引脚3，4，5，6，7，10，12，13控制，经过集成电路U2内部延时处理，延时后的脉冲信号从集成电路U2的引脚15输出，经过电阻R5，输入到连接器J3的引脚2，从连接器J3输出延时后的脉冲信号。