一种低成本小型化的窄脉冲发生电路的制作方法

本实用新型属于电子技术领域，涉及到一种低成本小型化的窄脉冲发生方法。

背景技术：

窄脉冲信号在许多领域都有着广泛的应用，如脉冲激光驱动、阶跃测试等，且脉宽多在ns级别及以下。传统的窄脉冲方式有闸流管、雪崩管阵列和高速开关等方式，但这些方法得到的脉冲波形不佳，谐波较大，且有的电压幅度极高，仅适用于驱动激光器件，普适性不高。同时也有数字方式，如使用FPGA、CPLD发生脉冲波形，或是使用门电路竞争冒险的方式。但FPGA价格较高，且封装较大，在通道较少且体积要求高的应用中没有优势；CPLD则由于没有内置锁相环，要求晶振频率较高，且与FPGA一样在通道数较少而体积要求高的应用中没有优势；门电路竞争冒险的方案则由于脉冲宽度取决于门电路的延迟时间，具有脉冲时间稳定性、重复性和互换性差的缺点。因此，开发一种低成本小型化的窄脉冲发生电路是有必要的。

技术实现要素：

针对上述问题，本实用新型的目的是克服现有技术的不足，提供一种低成本稳定性高的窄脉冲信号发生电路，用于通道数较少且要求小型化的应用。本实用新型的技术方案如下：

一种低成本小型化的窄脉冲发生电路，包括生成PWM激励信号的激励源、延迟线模块和异或门比较器，其特征在于，PWM激励信号作为原信号，经过延迟线模块的延迟信号与原信号经过异或门比较器，得到最终输出的窄脉冲信号，其中，所述延迟线模块的延迟参数根据所需脉冲脉宽确定。

优选地，所述的延迟线模块使用带有参考端的延迟线芯片，通过使用延迟线的参考输出以消去零漂误差。

本实用新型针对窄脉冲发生方法，与现有技术相比具有以下优点：

(1)系统电路仅包含两个基本元件，成本低且易于小型化；

(2)延时器件配置灵活，可以满足各类脉宽需求；

(3)系统脉宽稳定，且重复频率是输入激励频率的两倍，达到倍频的效果。

附图说明

图1是本实用新型的电路结构示意图。

图2为本实用新型的时序图。

图3是本实用新型中精确脉宽窄脉冲发生的电路结构示意图。

图4是本实用新型中组合延迟的电路结构示意图。

其中，1是外界信号源激励，2是延迟线模块，3是异或门比较器。

具体实施方式

下面结合附图和实施例对本实用新型的进行详细的描述。

本实用新型的窄脉冲信号发生方法，使用延迟线和异或门的窄脉冲发生方法，通过比较未经延迟信号和经过延迟的信号，得到窄脉冲信号。

一种窄脉冲发生系统，如图1所示，外部PWM激励源1接入延迟线模块2，经过延迟的信号与原信号经过异或门3，得到最终输出的窄脉冲信号。其中，所述延迟线模块2使用延迟线芯片，其延迟参数根据所需脉冲脉宽确定。如图2所示，当输入源发生翻转时，由于延迟线的存在，逻辑门的另一个输入信号尚未翻转，在异或逻辑下3输出高电平，其余时间则由于两端电压相同输出低电平，构成窄脉冲信号。为了满足输出信号的要求，所述异或门输出参数应与要求输出窄脉冲信号相关参数一致。由此可知输出信号的脉宽为延迟线的延迟时间，重复频率为输入激励源PWM频率的两倍。另外，逻辑门输入中的未经延时的信号一般直接从信号源中取得，在要求精确脉宽的情况下，可以使用带有参考端的延迟线芯片得到脉冲，通过如图3使用延迟线的参考输出以消去零漂误差。

对于一些要求非典型值脉宽的应用，可以通过程序控制或硬件连接，串联组合延迟值为基本时长的模块，如图4，得到所需时长的窄脉冲信号。