用于减小磁耦合的数字信号的反馈控制电流整形输出的制作方法

本专利申请要求于2017年10月13日提交的申请号为15/782,936、发明名称为“用于减小磁耦合的数字信号的反馈控制电流整形输出”的美国非临时专利申请的权益和优先权。

背景技术：

集成电路(integrated circuit，IC)可以与输入/输出(input/output，I/O)焊盘连接，其中数字信号通过I/O焊盘可以输出到印刷电路板(printed circuit board，PCB)上的其他电路。与IC的数字输出端连接的这种I/O焊盘通常也连接到电容器。当数字输出信号转换为高电平或低电平时，电流可能会短暂地通过电容器、与IC的数字输出端相连的I/O焊盘以及地之间形成的电路。这个电流产生一个磁环。这个磁环可以在另一个邻近的电路中感应出电流。这种感应的电流会对这种邻近的电路，特别是当邻近的电路是诸如天线接收器电路的低噪声电路时，产生负面影响。因此，减小由数字输出引起的这种磁耦合的影响可能是有益的。

技术实现要素：

当数字I/O引脚出现在包含敏感的RF组件的SOC芯片上时，从数字输出端到RF电路的耦合会降低系统的灵敏度和噪声系数性能。这种降低可能是I/O电源电压、负载电容、工艺变化以及数字输出信号的传播延迟和上升和下降时间的函数。本文详述的实施例可以减小从数字I/O引脚到RF电路的耦合，并且可以校准数字焊盘以实现增强的RF隔离益处，同时在存在工艺、电源和负载变化的情况下保持对称的传播延迟和上升/下降时间时序规范。

由I/O焊盘引起的RF降低的主要原因可能是数字输出环路和LNA输入环路(或VCO电感)之间的磁耦合。这种耦合可以是数字焊盘输出电流波形(明显地，不是电压波形)的函数。所提出的解决方案旨在整形输出焊盘的电流波形，以减少RF频率处的谐波分量，从而减少与RF电路的磁耦合。

本文中详细描述的实施例的电流整形电路可以不涉及任何偏置电流，并且可以自动校准以保持与已知的传播延迟规范和相等的上升和下降时间的一致性。这样可以为不同的负载电容、电源电压以及工艺和温度变化实现输出电流的最佳电流整形。

提出了用于降低输出数字信号的谐波的各种系统、集成电路、方法和装置。这样的系统、IC或装置可以包括可编程电流上升时间电路，控制该输出数字信号的上升沿。该输出数字信号可以输出到输入/输出(I/O)焊盘。可以存在可编程电流下降时间电路，控制该输出数字信号的下降沿。可以存在反馈电路，监控该输出数字信号的该上升沿的上升时间和该输出数字信号的该下降沿的下降时间。可以存在控制电路，向该可编程电流上升时间电路提供第一输入以调整该输出数字信号的该上升沿的该上升时间，并且向该可编程电流下降时间电路提供第二输入以调整该输出数字信号的该下降沿的该下降时间。

这样的系统、集成电路、方法和装置的实施例可以包括以下特征中的一个或多个：该可编程电流上升时间电路、该可编程电流下降时间电路、该反馈电路和该控制电路可以被集成为集成电路(IC)的一部分。该IC可以包括与该IC的低噪声放大器(low noise amplifier，LNA)连接的RF输入。该控制电路使用该可编程电流上升时间电路来增加该上升沿的该上升时间以及使用该可编程电流下降时间电路来增加该下降沿的该下降时间，减小了该输出数字信号和该RF输入之间的磁耦合。可以存在位于印刷电路板上的I/O焊盘，并且该I/O焊盘电连接到与该IC不同的一个或多个电容器。

该可编程电流上升时间电路可以包括：第一p沟道金属氧化物半导体场效应晶体管(metal-oxide semiconductor field-effect transistor，MOSFET)，包括：第一栅极；第一源极；和第一漏极；n沟道MOSFET，包括：第二栅极；第二源极；和第二漏极；第二p沟道MOSFET，包括：第三栅极；第三源极；和第三漏极；电容器；以及可变电阻网络，包括第一端子和第二端子。该第一栅极和该第二栅极可以电连接到第一节点。该第一节点还可以电连接到该IC的逻辑电路。该第一漏极、该第三栅极、该电容器以及该可变电阻网络的该第一端子可以电连接到第二节点。该第二漏极和该第二端子可以电连接。该第三漏极可以与该I/O焊盘电连接。

该可编程电流下降时间电路可以包括：p沟道金属氧化物半导体场效应晶体管(MOSFET)，包括：第一栅极；第一源极；和第一漏极；第一n沟道MOSFET，包括：第二栅极；第二源极；和第二漏极；第二n沟道MOSFET，包括：第三栅极；第三源极；和第三漏极；电容器；以及可变电阻网络，包括第一端子和第二端子。该第一栅极和该第二栅极可以电连接到第一节点。该第一节点还可以电连接到该IC的逻辑电路。该第二漏极、该第三栅极、该电容器以及该可变电阻网络的该第一端子可以电连接至第二节点。该第一漏极和该可变电阻网络的该第二端子可以电连接。该第三漏极可以与该I/O焊盘电连接。该反馈电路可以包括反相器。该反相器的输入端可以与该I/O焊盘电连接。该反相器的输出端可以与该控制电路电连接。该控制电路可以至少部分基于该反相器的该输出端来确定该第一输入和该第二输入。该反馈电路可以包括第一比较器和第二比较器。该第一比较器可以将该I/O焊盘的电压与第一阈值进行比较。该第二比较器可以将该I/O焊盘的电压与第二阈值进行比较。该第一比较器的第一输出和该第二比较器的第二输出可以与该控制电路电连接。该控制电路可以至少部分基于该第一输出和该第二输出来确定该第一输入和该第二输入。该可变电阻网络可以包括与该控制电路电连接的控制输入。该可编程电流上升时间电路和该可编程电流下降时间电路不使用任何偏置电流，因此对该集成电路的整体静态待机功耗几乎没有影响。

附图说明

图1示出了IC的数字输出和RF部件之间的磁耦合的实施例。

图2示出了具有用于降低输出数字信号的谐波的板上电路的IC的框图的实施例。

图3示出了具有用于降低输出数字信号的谐波的板上电路的IC的框图的另一实施例。

图4示出了具有用于降低输出数字信号的谐波的板上电路的IC的电路图的实施例。

图5示出了输出信号的曲线图的实施例，该输出信号的上升时间由用于降低输出数字信号的谐波的板上电路中的可编程电流上升时间电路控制。

图6示出了输出信号的曲线图的实施例，该输出信号的下降时间由用于降低输出数字信号的谐波的板上电路中的可编程电流下降时间电路控制。

图7示出了用于降低输出数字信号的谐波的板上电路的输出电流和电压的曲线图。

图8示出了反馈电路的实施例，该反馈电路可以并入作为用于降低输出数字信号的谐波的自校准电路的一部分。

图9示出了反馈电路的不同实施例，该反馈电路可以并入作为用于降低输出数字信号的谐波的自校准电路的一部分。

图10示出了用于自校准输出数字信号的上升时间和下降时间的方法的实施例。

图11是两个逻辑转换期间在I/O焊盘处观察到的电流的曲线图。

图12示出了两个曲线图，其呈现出在0和4GHz之间观察到的增加的电流上升时间对谐波的影响。

具体实施方式

IC的数字输出被输出到PCB上的I/O焊盘，其中IC贴附到PCB上。通常，I/O焊盘与另一电路(例如，使用数字输出作为输入的电路)以及一个或多个电容器电连接。当数字输出从逻辑0或低电压(例如，0V)转换到逻辑1或高电压(例如，1.5V、3.3V、5V)时，该电容器可以充电；而当数字输出从高电压转换到低电压时，该电容器可以放电。当电容器充电或放电时，电流流过I/O焊盘、电容器和地。这个电流感应出一个磁环。

该磁环可以在图1中看到。图1示出了IC的数字输出和RF部件之间的磁耦合的实施例100。在图1中，IC 110具有将数字信号输出到I/O焊盘130的板上数字输出驱动器120。I/O焊盘130可以电连接到由电容器140表示的一个或多个电容器，电容器140可以包括与电容器不同的有效提供一定电容量的部件。当数字输出驱动器120从输出逻辑0转换到逻辑1或从输出逻辑1转换到逻辑0时，可以分别对电容器140和/或有效提供电容的部件进行充电和放电。

数字输出驱动器120从输出逻辑0转换到逻辑1或从输出逻辑1转换到逻辑0，会导致电流对电容器140充电或从电容器140放电。随着时间的推移，这个电流可以理解为一个脉冲序列。由于电容器140的充电和放电时间较短，当随时间的推移分析时，电流是具有窄持续时间的脉冲的脉冲序列。当在频域中分析时，这些电流脉冲在较高(和/或较低)频率处具有谐波，降低了其幅度。由于逻辑1和逻辑0之间的切换，脉冲序列可以具有例如20MHz的有效频率。因此，谐波频率可能出现在20、40、60、80、100MHz等频率上。

对电容器140进行充电和从电容器140放电的电流可以感应出磁环150。磁环150可以在另一电路中感应出磁环160。这种其他电路可以位于附近，例如与IC 110的I/O焊盘(例如，I/O焊盘170)连接的另一电路，或恰好接近I/O焊盘130的电路的某个其他电路。

通过由磁环150感应出的磁环160，可以在包括I/O焊盘170和电容器180的电路中感应出电流。电容器180可以表示在与I/O焊盘170电连接的电路上的一个或多个分立电容器和/或有效产生电容的部件。借助由于电流脉冲和磁环150而存在于较高和较低频率处的谐波，感应的磁环160可以在I/O焊盘170处感应出电流，该I/O焊盘170处与I/O焊盘130处存在相同的较高和较低谐波频率。

相比于由数字输出驱动器120和电容器140所产生的电流脉冲，由感应出的磁环160所感应出的在这种频率处的电流幅度可能相对较小。然而，取决于与I/O焊盘170连接的部件的类型，在一个或多个谐波频率处的感应出的电流可能足够大以致于对部件的功能带来负面影响。例如，如果I/O焊盘170与IC 110的低噪声放大器(LNA)连接，该IC110从诸如800MHz的天线(未示出)接收RF信号，则来自感应出的磁环160的感应电流可能会降低I/O焊盘170处的接收信号。

为了降低来自磁环160的感应电流的量，可以对当I/O焊盘130处的输出在逻辑1和逻辑0之间转换(和相反情况)时存在的电流脉冲进行整形。当数字输出驱动器120的输出在逻辑0和逻辑1之间转换时，通过增加输出信号的上升时间和电流输出信号的下降时间，但不需要改变电压输出波形，当在逻辑1和逻辑0之间转换时，由电流感应出的谐波减小。通过减小I/O焊盘130处的谐波频率处的电流的幅度，通过磁环150和磁环160的磁耦合感应的电流量同样降低，使得在I/O焊盘170上的谐波频率处感应出较低的电流量。

尽管随着I/O焊盘130处的电流信号的上升时间和下降时间增加，不同频率处的谐波降低，但电压上升时间和下降时间的持续时间可能由于与I/O焊盘130连接的组件的要求受到限制。例如，经由I/O焊盘130和PCB上的走线接收来自数字输出驱动器120的信号的另一IC可具有电压上升时间和下降时间的最大容差。因此，尽管在谐波频率处感应出的电流下降，但可能无法将上升时间和下降时间增加到超过某些阈值，而不会对系统的功能造成负面影响。此外，其他因素可能会影响上升时间和下降时间，例如工作温度和电源电压(电池)。

图2示出了具有用于降低输出数字信号的谐波的板上电路的IC 210的框图的实施例200。IC 210可以连接到包括I/O焊盘220的PCB。I/O焊盘220可以从IC 210接收数字输出信号。该数字输出信号可以输出到一个或多个其他电路。I/O焊盘220可以连接到一个或多个分立电容器和/或有效呈现出电容特性的部件。例如，PCB上的走线可能呈现出每英寸数皮法的电容。

作为IC 210的一部分而集成的是用于降低输出数字信号的谐波的板上电路。这种片上电路可以包括：可编程电流上升时间电路221、可编程电流下降时间电路222、反馈电路223、控制电路224和预驱动器逻辑225。

预驱动器逻辑225可以接收来自IC 210的其他部件，例如板上处理逻辑，的数字信号，该数字信号指示从IC 210待输出的逻辑信号。预驱动器逻辑225表示生成逻辑信号的部件，用于控制可编程电流上升时间电路221和可编程电流下降时间电路222，以使期望的逻辑信号输出到I/O焊盘220。预驱动器逻辑225的输出决定输出到I/O焊盘220的逻辑状态。然而，该逻辑信号的上升时间和下降时间由可编程电流上升时间电路221和可编程电流下降时间电路222控制。

可编程电流上升时间电路221控制输出到I/O焊盘220的从逻辑0到逻辑1转换的上升沿。上升时间是数字信号从特定的低值变化为特定的高值所花费的时间，例如，从逻辑0到逻辑1的步长的10％到90％。可编程电流上升时间电路221可独立于下降时间来控制输出信号的上升时间。因此，可以使用可编程电流上升时间电路221独立于下降时间来调整上升时间。可编程电流上升时间电路221可以使得可编程电流上升时间电路221输出的电流量被控制。通过控制由可编程电流上升时间电路221输出的电流，将间接控制电压输出。可编程电流上升时间电路221可以从控制电路224接收控制信号。该信号可以控制上升时间的持续时间。因此，控制电路可以通过提供给可编程电流上升时间电路221的控制信号来缩短或延长上升时间的持续时间。可编程电流上升时间电路221可以控制I/O焊盘220的连接与电压源之间的连接。通过控制该连接，浪涌电流量可能会受到限制，从而调整上升时间。

图5示出了电压输出的曲线图的实施例500，该电压输出的上升时间由用于降低输出数字信号的谐波的板上电路中的可编程电流上升时间电路控制。例如，实施例500可以表示输出，该输出的上升时间由可编程电流上升时间电路221控制。可编程电流上升时间电路的输出可以在逻辑0或接近于逻辑0(由输出信号501表示)处开始，随后是电压随时间的上升(输出信号502)，随后是输出信号503的逻辑1。上升时间可以在可能处于10％的电压步长处的低阈值电压507和可能处于90％的电压步长处的高阈值电压508之间测量。上升时间可以是输出信号502达到阈值电压507和阈值电压508之间的持续时间。因此，时间505与时间504之间的差值确定上升时间506。

可编程电流下降时间电路222控制输出到I/O焊盘220的从逻辑1到逻辑0转换的下降沿。下降时间是数字信号从特定的高值变化为特定的低值所花费的时间，例如，从逻辑1到逻辑0的步长的90％到10％。可编程电流下降时间电路222可独立于上升时间来控制输出信号的下降时间。因此，可以使用可编程电流下降时间电路222独立于上升时间来调整下降时间。可编程电流下降时间电路222可以使得可编程电流下降时间电路222接收的电流量被控制。通过控制由可编程电流下降时间电路222输出或接收的电流，将间接控制电压。可编程电流下降时间电路222可以从控制电路224接收控制信号。该信号可以控制下降时间的持续时间。因此，控制电路可以通过提供给可编程电流下降时间电路222的控制信号来缩短或延长下降时间的持续时间。可编程电流上升时间电路221可以控制I/O焊盘220的连接与地之间的连接。通过控制该连接，从与I/O焊盘220连接的电容器放出的电流量可能会受到限制，从而调整下降时间。

图6示出了输出信号的曲线图的实施例600，该输出信号的下降时间由用于降低输出数字信号的谐波的板上电路的可编程电流下降时间电路控制。例如，实施例600可以表示输出信号，该输出信号的下降时间由可编程电流下降时间电路222控制。可编程电流下降时间电路的输出可以在逻辑1或接近于逻辑1(由输出信号601表示)处开始，随后是电压随时间的下降(输出信号602)，随后是输出信号603的逻辑1。下降时间可以在可能处于90％的电压步长处的高阈值电压608和可能处于10％的电压步长处的低阈值电压607之间测量。(在一些实施例中，用作阈值的步长的百分比可以变化。)下降时间可以是输出信号602达到阈值电压608和阈值电压607之间的持续时间。因此，时间605与时间604之间的差值确定下降时间606。

返回到图2，可以组合可编程电流上升时间电路221和可编程电流下降时间电路222的输出以产生一个输出信号，该输出信号的上升时间由可编程电流上升时间电路221控制，且下降时间由可编程电流下降时间电路222控制。这两个电路的输出可以输出到I/O焊盘220。该输出也可以电连接到反馈电路223。

图7示出了输出数字信号的输出电压的曲线图701，该输出数字信号是由可编程电流上升时间电路产生的上升沿和由可编程电流下降时间电路产生的下降沿的组合。当输出数字信号的上升时间和下降时间增加时，由输出电流生成的谐波显著降低，从而降低了在这种谐波频率下与其他电路的磁耦合量。

图7还示出了曲线图702，其指示输出信号502和输出信号602的电流量。由可编程电流上升时间电路和可编程电流下降时间电路控制的输出信号的电流可能类似于钟形曲线。电流的增加和减少由可编程电流上升时间电路和可编程电流下降时间电路来调节，从而导致曲线图701中反映的电压逐渐变化。

返回到图2，反馈电路223可以从可编程电流上升时间电路221和可编程电流下降时间电路222接收数字输出信号。反馈电路223可以用于确定分别由可编程电流上升时间电路221和可编程电流下降时间电路222输出的上升时间和下降时间。上升时间和下降时间的持续时间的指示可以通过反馈电路223输出到控制电路224。基于上升时间和下降时间的持续时间，控制电路224可以将控制信号输出到可编程电流上升时间电路221以控制上升时间，并将单独的控制信号控制输出到可变全时时间电路222以控制下降时间。控制电路224可以是能够存储数据并处理接收到的反馈，以确定如何调节可变的上升时间和下降时间的电路。控制电路224可以是板上控制器。

控制电路224可以存储或访问指示最大可允许上升时间和最大可允许下降时间的数据。在一些实施例中，控制电路224可以存储或访问指示可允许上升时间的范围和可允许下降时间的配置的数据。基于从反馈电路223接收的上升时间和下降时间的持续时间的指示，控制电路224可以独立地增加或减少上升时间和/或增加或减少下降时间。例如，在IC 210的工作期间，由于变化的操作条件，例如温度，控制电路224可能需要不定期地或持续地调整上升时间和下降时间。

图3示出了具有用于降低输出数字信号的谐波的板上电路的IC的框图的实施例300。实施例300可以表示图2的实施例200更详细的实施例。在实施例300中，可编程电流上升时间电路221、可编程电流下降时间电路222、反馈电路223、控制电路224和预驱动器逻辑225起到如相关的实施例200所详述的作用。板上集成电路310可以是RF部件。RF部件可能对由输出数字信号的谐波的磁环耦合引起的感应电流尤其敏感。在实施例300中，集成电路310的RF部件包括低噪声放大器340。低噪声放大器340可以与I/O焊盘350电连接。I/O焊盘350可以电连接敏感RF部件，例如，用于接收低功率无线信号的天线。例如，由低噪声放大器340接收和放大的低功率无线信号可以是蓝牙低能量(low energy，BLE)信号。用于降低IC 310的输出数字信号的谐波的板上电路可以用于降低输出到I/O焊盘320的数字输出信号的谐波与I/O焊盘350的磁耦合。因此，用于降低输出数字信号的谐波的板上电路可以用于降低与同一集成电路连接的电路之间的磁耦合。然而，应理解，在其他实施例中，用于降低输出数字信号的谐波的板上电路可以用于降低不同电路之间的数字输出信号的谐波的磁耦合，例如与不同IC连接的电路。磁耦合的量可以与呈现出这种耦合的电路之间的距离成正比。因此，越接近，就越有可能发生电路之间的磁耦合。

图3还示出了电容器330。电容器330可以表示电连接到I/O焊盘320的一个或多个分立电容器。附加地或替代地，电容器330可以表示与I/O焊盘320连接的其他形式的部件的电容。例如，沿PCB的长走线可能呈现出电容量。

图4示出了具有用于降低输出数字信号的谐波的板上电路401的IC 410的电路图的实施例400。实施例400可以表示相比实施例200和/或300更详细的实施例。片上电路401可以包括可编程电流下降时间电路421、可编程电流上升时间电路422、反馈电路223、控制电路224和预驱动器逻辑225。反馈电路223、控制电路224和预驱动器逻辑225可以起到如实施例200所详述的作用。

可编程下降时间电路421可以包括：MOSFET 440、MOSFET 441、MOSFET 442、可变电阻器443和电容器444。MOSFET 440可以是P沟道MOSFET。MOSFET 440可以具有：连接到节点445的栅极，其中节点445连接到预驱动器逻辑225；连接到电压源(例如VCC)的源极；以及连接到可变电阻器443的第一端子的漏极。MOSFET 441可以是N沟道MOSFET。MOSFET 441可以具有：连接到节点445的栅极，连接到地的源极，以及连接到节点446的漏极。

可变电阻器443可以具有连接到MOSFET 440的漏极的第一端子，和连接到节点446的第二端子。实施例400中未示出的单独输入是输入到可变电阻器443的控制信号，用于改变可变电阻器443的电阻。可变电阻器443可以是由电阻开关网络构成的数字电位器。基于输入数字控制信号，改变可变电阻器443的电阻。控制信号可以由控制电路224输出到可变电阻器443。

MOSFET 442可以是N沟道MOSFET，具有：连接到节点446的栅极，连接到地的源极，以及连接到节点450的漏极，其中节点450是板上电路401的输出端。附加地，电容器444可以与节点446连接。

可编程电流上升时间电路422可以包括：MOSFET 430、MOSFET 431、MOSFET 432、可变电阻器433和电容器434。MOSFET 430可以是P沟道MOSFET。MOSFET 430可以具有：连接到节点435的栅极，其中节点445连接到预驱动器逻辑225；连接到电压源(例如VCC)的源极；以及连接到节点436的漏极。MOSFET 431可以是N沟道MOSFET。MOSFET 431可以具有：连接到节点435的栅极，连接到地的源极，以及连接到可变电阻器433的第一端子的漏极。

可变电阻器433可以具有连接到MOSFET 431的漏极的第一端子，和连接到节点436的第二端子。实施例400中未示出的单独输入是输入到可变电阻器433的控制信号，用于改变可变电阻器433的电阻。可变电阻器433可以是由电阻开关网络构成的数字电位器。基于输入数字控制信号，改变可变电阻器433的电阻。控制信号可以由控制电路224输出到可变电阻器433。可变电阻器433可以由控制电路224独立于可变电阻器443来控制。

MOSFET 442可以是P沟道MOSFET，具有：连接到节点436的栅极，连接到电压源(VCC)的源极，以及连接到节点450的漏极，其中节点450是板上电路401的输出端。另外，电容器434可以与节点436连接。

当预驱动器逻辑225向节点445提供从逻辑0转换到逻辑1的信号时，MOSFET 441从漏极到源极导通，同时MOSFET 440从漏极到源极开路。这种状态使MOSFET 442迅速断开(作为开路起作用)。当预驱动器逻辑225向节点435提供从逻辑0转换到逻辑1的信号时，MOSFET 431从漏极到源极导通，同时MOSFET 430从漏极到源极开路。电容器434的电荷通过可变电阻器433和MOSFET 431向地放电。可变电阻器433的电阻改变放电速率。随着电容器434逐渐放电，MOSFET 432的栅极处的电压从逻辑1转换到逻辑0，逐渐关闭MOSFET 432，使得节点450通过MOSFET 432连接到VCC。由于节点450逐渐连接到VCC，所以充入到充电电容器460的电流降低(因此降低了磁环的产生，该磁环通过磁耦合在其他电路中感应出电流)。MOSFET 432开启的越慢，输出到I/O焊盘420的数字输出信号的上升时间越长。电容器460可以表示与I/O焊盘420电连接的一个或多个分立电容器和/或与I/O焊盘420电连接的呈现出电容的其他部件。

当预驱动器逻辑225向节点435提供从逻辑1转换到逻辑0的信号时，MOSFET 430从漏极到源极导通，同时MOSFET 431从漏极到源极开路。这种状态使MOSFET 432迅速断开(作为开路起作用)。当预驱动器逻辑225向节点445提供从逻辑1转换到逻辑0的信号时，MOSFET 440从漏极到源极导通，同时MOSFET 441从漏极到源极开路。然后，通过MOSFET 440和可变电阻器443将电容器444缓慢地充电到VCC。可变电阻器443的电阻改变充电速率。随着电容器444逐渐充电，MOSFET 442的栅极处的电压从逻辑0转换到逻辑1，逐渐关闭MOSFET 432，使得节点450通过MOSFET 442连接到地。由于节点450逐渐接地，所以由电容器460放电的电流降低(因此降低了磁环的产生，该磁环通过磁耦合在其他电路中感应出电流)。MOSFET 442开启的越慢，I/O焊盘420处的数字输出信号的下降时间越长。

反馈电路223可以与节点450连接。因此，反馈电路223可以监控I/O焊盘420处的数字输出信号的上升时间和下降时间。所测量的上升时间和所测量的下降时间的指示可以输出到控制电路224。基于所测量的上升时间，控制电路224可以调节可变电阻器433的电阻。如果期望更长的上升时间，则可以增加可变电阻器433的电阻以增加电容器434的放电时间。通过增加电容器434的放电时间，可以增加MOSFET 432从断开到闭合所花费的时间量，从而减少从VCC到充电电容器460的电流量，并且有效地增加输出数字信号的上升时间。基于所测量的下降时间，控制电路224可以调节可变电阻器443的电阻。如果期望更长的下降时间，则可以增加可变电阻器443的电阻以增加电容器444的充电时间。通过增加电容器444的充电时间，可以增加MOSFET 442从断开转换到闭合所花费的时间量，从而减少从电容器460通过MOSFET 442向地放电的电流量，并且有效地增加输出数字信号的下降时间。控制电路224可以存储期望的上升时间的指示和期望的下降时间的单独指示。可以根据这些期望的上升和下降时间来控制可变电阻器433和443的电阻。期望的上升和下降时间可以与使用来自I/O焊盘420的数字信号作为输入的另一器件的上升和下降时间的容差的最大值(或接近最大值)匹配。

值得注意的是，允许可调整的电流上升时间和下降时间的实施例400的部件不需要任何静态偏置电流。因此，当这样的电路不工作时，相比不对电流上升和下降时间进行主动控制的传统输出电路，该电路不会消耗任何额外的功率(除了由于少量漏电导致的功率使用)。因此，该电路可以作为集成电路410的一部分并入，而对IC 410的功率要求很少或几乎没有变化。

图8示出了反馈电路800的一个实施例，该反馈电路800可以并入作为用于降低输出数字信号的谐波的自校准电路的一部分。通过并入一种形式的反馈，用于降低输出数字信号的谐波的电路是自校准的，因为该电路可以根据需要调整上升时间和下降时间以满足某些参数。例如，可以最大化上升时间和下降时间，直到达到每一个的阈值持续时间。反馈电路800可以是反相器。输入端801可以连接到图2的可编程电流上升时间电路221和可编程电流下降时间电路222的输出端或图4的节点450。输出端802可以与诸如控制电路224的控制电路连接。在这种实施例中，控制电路224可以与预驱动器逻辑225或另一数字信号源连接以与用作反馈电路800的反相器的输出端比较，例如，到预驱动器逻辑225的输入端。通过测量预驱动器逻辑225的输入信号和输出端802之间从逻辑0到逻辑1的转换中的延迟，可以确定上升时间。通过测量预驱动器逻辑225的输入信号和输出端802之间从逻辑1到逻辑0的转换中的延迟，可以确定下降时间。基于这些由控制电路确定的上升时间和下降时间，上升时间和/或下降时间可以在持续时间上延长、缩短或保持不变。

图9示出了反馈电路900的一个实施例，该反馈电路900可以并入作为用于降低输出数字信号的谐波的自校准电路的一部分。输入端901可以连接到图2的可编程电流上升时间电路221和可编程电流下降时间电路222的输出端或图4的节点450。比较器904和比较器905可以用于将输入端901处的电压与阈值电压902和阈值电压903进行比较。阈值电压902可以是低电压(例如，10％的电压步长)，阈值电压903可以是高电压(例如，90％的电压步长)。当输入端901处的信号从低于阈值电压902转换到高于阈值电压903时的持续时间可以表示上升时间。当输入端901处的信号从高于阈值电压903转换到低于阈值电压902时的持续时间可以表示下降时间。控制电路，例如，控制电路224，可以监控输出端906和907以确定输入端901处的信号的上升时间和下降时间。基于这些由控制电路确定的上升时间和下降时间，上升时间和/或下降时间可以在持续时间上延长、缩短或与保持不变。

不管所使用的反馈电路的类型如何，在一些实施例中，控制电路可以单独调整图4的电路401中的可变电阻器433和443的电阻。控制电路224可以存储数据配置，该数据配置将上升时间和下降时间电阻的调整量相关联。例如，如果上升时间要增加一段时间，则控制电路224能够计算或查找可变电阻器433的电阻应当改变的量。控制电路224可以发送数字消息到可变电阻器433以调整电阻值。

图10示出了用于自校准输出数字信号的上升时间和下降时间的方法1000的实施例。方法1000可以使用图2-4、8和9详述的电路来执行。在框1010处，触发信号接收集成电路从逻辑0到逻辑1的转换和输出。该触发信号可以是从该集成电路的其他电路接收的数字输入信号。该触发信号可以由驱动可编程电流上升时间电路和可编程电流下降时间电路的预驱动器逻辑接收。

在框1020处，输出数字信号的上升时间可以由可编程电流上升时间电路来控制。输出数字信号的上升时间可以通过集成电路的输出端与电压源的连接速度来调节。通过将集成电路的输出端缓慢地连接到电压源，可以控制由集成电路的部件吸收的电流量，例如，该部件为一个或多个电容器或呈现电容特性的部件。通过降低电流，谐波的幅度降低，因此在这种谐波频率处的电路之间的磁耦合的幅度降低。

在框1030处，在框1020处控制的输出数字信号的上升沿可以通过诸如反馈电路800和900中详述的反馈电路来处理。可以向控制电路提供上升时间的持续时间的指示。

在框1040处，触发信号接收集成电路从逻辑1到逻辑0的转换和输出。在框1050处，输出数字信号的下降时间可以通过可编程电流下降时间电路来控制。输出数字信号的下降时间可以通过集成电路的输出端与地连接的速度来调节。通过将集成电路的输出端缓慢地接地，可以控制由集成电路的部件向地输出的电流量，例如，一个或多个电容器或呈现电容特性的部件。通过降低电流，谐波的幅度降低，因此在这种谐波频率处的电路之间的磁耦合的幅度降低。

在框1060处，在框1050处控制的输出数字信号的下降沿可以通过反馈电路来处理。可以向控制电路提供下降时间的持续时间的指示。在框1070处，控制电路可以分析从反馈电路接收的反馈。可以分析来自反馈电路的反馈，以确定下降时间的持续时间中的上升时间的持续时间。控制电路可能已经存储或访问期望的上升时间和下降时间或上升时间和下降时间的可接受范围的指示。上升时间和下降时间可以不同，或者可以相同。在框1080处，控制电路可以通过向可编程电流上升时间电路和可编程电流下降时间电路提供输入来改变上升时间和/或下降时间的持续时间。例如，控制电路可以调节每个电路中的可变电阻器的电阻，该可变电阻器控制输出信号与电压源或地连接的速率，反过来，其分别控制上升时间和下降时间。

图11是两个逻辑转换期间在I/O焊盘处观察到的电流的曲线图1100。曲线图1100的电流测量值可以基于诸如图2-4中电路的用于降低输出数字信号的谐波的板上电路的输出来测量。在图11中，从0到1的逻辑转换发生在大约53ns处；并且从1到0的逻辑转换发生在大约78ns处。电流测量值1101-1104表示根据应用于数字输出的电流上升时间的延迟量而变化的电流测量值。电流测量值1101，具有11.25mA的峰值，表示对电流上升时间没有应用控制延迟。电流测量值1102、1103和1104(分别具有8.5mA、6.6mA和5.9mA的峰值)表示输出数字信号的电流上升时间的增量延迟。参考图4，增加电阻器433的电阻将增加电流上升时间的延迟并且还降低在输出处观察到的作为转换的一部分的峰值电流值。

进一步地，在图11中，针对在大约78ns处从逻辑1到逻辑0的逻辑转换，由于与I/O焊盘连接的电容器的电流放电，观测到反向电流。电流测量值1111-1114的电流可以与电流测量值1101-1104分开控制。电流测量值1111-1114可以通过调节电流下降时间电路来单独控制。电流测量值1111-1114指示根据应用于数字输出的电流下降时间的控制量而变化的电流测量值。电流测量值1111，具有-13.1mA的最小值，表示没有对电流下降时间应用控制延迟。电流测量值1112、1113和1114(分别具有-11mA、-9mA和-8.1mA的最小值)表示输出数字信号的电流下降时间的增量延迟。参考图4，增加电阻器443的电阻将增加电流下降时间的延迟并且还增加在输出端处观测到的作为转换的一部分的最小电流值(即，具有较小幅度)。

图12示出了两个曲线图(1200、1210)，其示出了增加的电流上升时间对在0和4GHz之间观察到的谐波的影响。曲线图1200表示从0到1的逻辑转换期间在I/O焊盘处观察到的电流。曲线图1200的电流测量值是根据诸如图2-4中电路的用于降低输出数字信号的谐波的板上电路的输出来测量的。电流测量值1201，具有11.25mA的峰值，表示没有对电流上升时间应用控制延迟。电流测量值1202，具有5.9mA的峰值，表示输出数字信号的电流上升时间的增量延迟。电流上升时间的这种增量延迟降低了用于降低输出数字信号的谐波的板上电路输出的峰值电流。

曲线图1210示出了在测量电流测量值1201、1202的输出端处增加电流上升时间并减小0和4GHz之间的各种谐波频率处的峰值电流输出的影响。功率测量值1211对应于电流测量值1201，并且功率测量值1212对应于电流测量值1202。在大约1.9GHz的频率处，电流测量值1202表现为-108dB，其电流上升时间被控制。在大约1.9GHz的频率处，电流测量值1201表现为-84.5dB，其电流上升时间没有被控制。因此，通过控制曲线图1210中的电流上升时间，可以实现谐波输出的10倍功率下降。分别通过增加或减少上升时间延迟，可以实现谐波功率的更大或更小的功率下降。对于下降时间，可以达到类似的结果。

以上讨论的方法、系统和设备是示例。各种配置可以适当省去、替换或添加各种过程或组件。例如，在替换配置中，可以按不同于所描述的次序来执行所描述的方法，和/或可以添加、省略、或组合各个阶段。此外，关于某些配置描述的特征可在各种其他配置中加以组合。配置的不同方面和元件可按类似方式加以组合。此外，技术在不断演进，因此许多元件是示例，且并不限制本公开或权利要求书的范围。

在本说明书中给出了具体细节以提供对示例配置(包括各实现方式)的透彻理解。然而，配置可在没有这些特定细节的情况下实践。例如，为了避免使本配置晦涩难懂，已示出公知的电路、过程、算法、结构、和技术，而不带有不必要的细节。本说明书仅提供了示例配置，并且不限制权利要求书的范围、适用性、或配置。更确切地说，前述的对这些配置的描述将给本领域技术人员提供用于实现所描述的技术的实现说明。可以对元件的功能和布置作出各种改变而不会脱离本公开的精神和范围。

此外，配置可被描述为过程，该过程被图示为流程图或方框图。尽管每个实施例可能会把操作描述为顺序过程，但是这些操作中有许多能够并行或并发地执行。此外，这些操作的次序可以重新安排。过程可具有附图中不包括的附加步骤。

已描述了若干示例配置，各种修改、替换构造和等同技术方案可被使用而不会脱离本公开的精神。例如，以上元件可以是更大系统的组件，其中其他规则可优先于或以其他方式修改本发明的应用。另外，在考虑上述元件之前、期间或之后可采取数个步骤。