高抑制宽带的带通N通道滤波器的制作方法

本专利申请要求2016年1月21日提交的美国专利申请第15/003,417号的权益，该专利申请的全部内容通过引用明确并入本文。

技术领域

本公开的某些方面总体上涉及电子电路，并且更具体地涉及被配置为带通滤波器的N通道滤波器。

背景技术：

无线通信网络被广泛部署以提供各种通信服务，诸如电话、视频、数据、消息传送、广播等。这种通常为多址网络的网络通过共享可用网络资源来支持多个用户的通信。无线通信网络可以包括能够支持多个移动台通信的多个基站。移动台(MS)可以经由下行链路和上行链路与基站(BS)通信。MS和/或BS可以包括诸如N通道滤波器的各种合适类型的滤波器中的任一种。N通道滤波器具有N个并联阻抗部分和开关装置，以将每个阻抗部分周期性地与输入信号路径连接。除了无线通信之外，N通道滤波器也可以用于其他应用。

技术实现要素：

本公开的某些方面总体涉及与每个滤波器路径中仅具有单极点的常规N通道滤波器相比具有更宽通带和更陡抑制的N通道滤波器。本公开的某些其他方面总体涉及具有多个并行通带(concurrent passbands)的N通道滤波器。

本公开的某些方面提供了被配置为带通滤波器的N通道滤波器。N通道滤波器通常包括选择性地与公共节点连接的多个分支，N通道滤波器的每个分支均包括与阻抗串联连接的开关，其中N通道滤波器的每个分支中的阻抗包括带通响应电路。

根据某些方面，带通滤波器具有多个并行通带。

根据某些方面，每个带通响应电路包括与第一电容元件并联连接的电感元件。电感元件可以包括回转器电路。回转器电路可以包括第一回转器、第二回转器、第二电容元件和第三电容元件。对于某些方面而言，回转器电路还包括第一节点和第二节点；第一节点被耦合到第一回转器的第一端口并被耦合到第二回转器的第一端口；第二节点被耦合到第一回转器的第二端口并被耦合到第二回转器的第二端口；第二电容元件的第一端子被耦合到第一回转器的第三端口并被耦合到第二回转器的第三端口；第三电容元件的第一端子被耦合到第一回转器的第四端口并被耦合到第二回转器的第四端口；并且第二电容元件的第二端子和第三电容元件的第二端子被耦合到N通道滤波器的参考电位。对于某些方面而言，电感元件的第一端子与第一电容元件的第一端子连接，并且电感元件的第二端子和第一电容元件的第二端子与N通道滤波器的参考电位连接。

根据某些方面，每个非重叠的分支配对中的带通响应电路与该分支配对的开关连接。对于某些方面而言，每个分支配对中的带通响应电路包括电感元件，该电感元件可以包括：(1)与第一电容元件连接并与该分支配对的第一开关连接的第一节点，以及(2)与第二电容元件连接并与该分支配对的第二开关连接的第二节点。对于某些方面而言，电感元件包括回转器电路。回转器电路可以包括第一回转器、第二回转器、第三电容元件和第四电容元件。在这种情况下，第一节点可以被耦合到第一回转器的第一端口并被耦合到第二回转器的第一端口；第二节点可以被耦合到第一回转器的第二端口并被耦合到第二回转器的第二端口；第三电容元件的第一端子可以被耦合到第一回转器的第三端口并被耦合到第二回转器的第三端口；第四电容元件的第一端子可以被耦合到第一回转器的第四端口并被耦合到第二回转器的第四端口；并且第三电容元件的第二端子和第四电容元件的第二端子可以被耦合到N通道滤波器的参考电位。对于某些方面而言，N通道滤波器中没有两个开关并行地闭合，并且在分支配对的闭合的第一开关与第二开关之间闭合另一分支配对中的另一个开关。

根据某些方面，多个并行通带与带内载波聚合方案的不同分量载波相关联。

根据某些方面，N通道滤波器被配置为实现并行的双带通滤波器。

根据某些方面，N通道滤波器被配置为对收发机的接收路径中的放大器的输出进行滤波。在这种情况下，N通道滤波器可以被进一步配置为抑制来自收发机的发射路径的泄漏。

本公开的某些方面提供了一种用于对信号进行滤波的方法。该方法通常包括选择性地将N通道滤波器的多个分支中的每个分支与承载信号的电路节点连接，N通道滤波器的每个分支包括与阻抗串联连接的开关，其中N通道滤波器的每个分支中的阻抗包括带通响应电路。N通道滤波器可以具有多个并行通带。

本公开的某些方面提供了一种用于对信号进行滤波的设备。该设备通常包括用于承载信号的装置以及用于选择性地将该设备的多个分支中的每个分支与用于承载信号的装置连接的装置，其中该设备的每个分支包括用于提供带通响应的装置，其耦合到用于选择性地连接的装置。对于某些方面而言，该设备具有多个并行通带。

本公开的某些方面提供了被配置为带通滤波器的N通道滤波器。N通道滤波器通常包括与公共节点选择性地连接的多个分支，N通道滤波器的每个分支包括与阻抗转换器串联连接的开关。

N通道滤波器的每个分支中的阻抗转换器可以被配置为实现带通阻抗响应。

根据某些方面，N通道滤波器的每个分支中的阻抗转换器包括一个或多个放大器和多个无源组件，以使得N通道滤波器的每个分支具有至少两个极点。在N通道滤波器的每个分支中的阻抗转换器可以被配置为实现带通阻抗响应。

根据某些方面，阻抗转换器包括串联连接的第一、第二、第三、第四和第五阻抗；具有正输入、负输入和输出的第一放大器，其中第一放大器的正输入与第一阻抗连接，其中第一放大器的负输入与第二阻抗和第三阻抗之间的节点连接，并且其中第一放大器的输出与第三阻抗和第四阻抗之间的节点连接；以及具有正输入、负输入和输出的第二放大器，其中第二放大器的正输入与第四阻抗和第五阻抗之间的节点连接，其中第二放大器的负输入与第二阻抗和第三阻抗之间的节点连接，并且其中第二放大器的输出与第一阻抗和第二阻抗之间的节点连接。对于某些方面而言，第一阻抗被耦合到分支的开关，并且第五阻抗可以被耦合到N通道滤波器的参考电位。对于某些方面而言，第一、第三和第五阻抗具有匹配值。对于某些方面而言，第一、第三和第五阻抗各自利用与电容元件并联连接的电阻元件来实现，并且第二和第四阻抗可以各自利用电阻器来实现。

根据某些方面，N通道滤波器被配置为对收发机的接收路径中的放大器的输出进行滤波。在这种情况下，N通道滤波器可以被进一步配置为抑制来自收发机的发射路径的泄漏。

根据某些方面，带通滤波器具有多个并行通带。

本公开的某些方面提供了一种用于对信号进行滤波的方法。该方法通常包括选择性地将N通道滤波器的多个分支中的每个分支与承载信号的电路节点连接，N通道滤波器的每个分支包括与阻抗转换器串联连接的开关。

本公开的某些方面提供了一种用于对信号进行滤波的设备。该设备通常包括用于承载信号的装置以及用于选择性地将该设备的多个分支中的每个分支与用于承载信号的装置连接的装置，其中该设备的每个分支包括用于转换阻抗的装置，其被耦合到用于选择性地连接的装置。

附图说明

为了能够详细理解本公开的上述特征的方式，可以通过参考各方面来实现针对上面简要总结的更具体的描述，其中一些在附图中示出。然而，要注意的是，附图仅图示了本公开的某些典型方面，并且因此不被认为是对本公开范围的限制，因为该描述可以允许其他等效的方面。

图1是根据本公开的某些方面的示例无线通信网络的图。

图2是根据本公开的某些方面的示例接入点(AP)和示例用户终端的框图。

图3是根据本公开的某些方面的示例收发机前端的框图。

图4A图示了根据本公开的某些方面的包括N通道滤波器的射频(RF)前端的示例接收链。

图4B是图示根据本公开的某些方面的、用于控制图4A的N通道滤波器中的晶体管的切换操作的信号的示例时序图。

图5A和图5B图示了根据本公开的某些方面的、可被用于在图4A的N通道滤波器中提供阻抗的示例通用阻抗转换器(GIC)电路。

图6图示了根据本公开的某些方面的、朝向利用示例GIC电路实现其阻抗的两个N通道滤波器分支看去(looking into)的差分输入阻抗。

图7图示了根据本公开的某些方面的具有使用GIC电路实现阻抗的图4A的N通道滤波器。

图8是根据本公开的各方面的图示示例滤波器频率响应的幅度与频率的关系图。

图9图示了根据本公开的某些方面的、将阻抗添加到图5A的GIC电路的反馈回路以生成具有双通带的N通道滤波器频率响应。

图10图示了根据本公开的某些方面的具有使用带通响应电路实现的分支阻抗的示例N通道滤波器。

图11图示了根据本公开的某些方面的作为图10的N通道滤波器的等效电路的示例N通道滤波器。

图12图示了根据本公开的某些方面的图10或图11的N通道滤波器的示例频率响应。

图13图示了根据本公开的某些方面的用于模拟电感器的示例回转器电路。

图14图示了根据本公开的某些方面的并入图13的回转器电路的示例N通道滤波器。

图15图示了根据本公开的某些方面的用于模拟电感器的示例回转器电路。

图16图示了根据本公开的某些方面的示例N通道滤波器。

图17是根据本公开的某些方面的用于对信号进行滤波的示例操作的流程图。

具体实施方式

本公开的某些方面提供了使用阻抗转换电路实现的N通道滤波器。阻抗转换电路可以被配置为使得N通道滤波器具有期望的频率响应，该频率响应可以包括与每个滤波器路径中仅具有单极点的常规N通道滤波器相比具有更陡抑制的宽通带。本公开的某些方面提供了具有带有多个并行通带的频率响应的N通道滤波器。在某些方面，使用阻抗转换电路来实现具有多个通带的N通道滤波器。在其他方面，具有多个通带的N通道滤波器可以包括带通响应电路，其中带通响应电路的电感可以使用回转器来实现。

以下描述本公开的各个方面。应当显而易见的是，本文的教导可以以各种形式实施，并且本文公开的任何特定结构、功能、或者结构和功能两者仅仅是代表性的。基于本文的教导，本领域技术人员应当认识到，可以独立于任何其他方面来实现本文所公开的方面，并且这些方面中的两个或更多方面可以以各种方式进行组合。例如，可以使用本文阐述的任何数目的方面来实现设备或实践方法。另外，可以在除了使用本文阐述的一个或多个方面之外额外地使用其他结构、功能、或结构和功能来实现这样的设备或这样的方法，或者使用与本文阐述的一个或多个方面不同的其他结构、功能、或结构和功能来实现这样的设备或这样的方法。此外，一个方面可以包括权利要求的至少一个元素。

本文使用词语“示例性”来表示“用作示例、实例或说明”。本文中被描述为“示例性”的任何方面不一定被解释为比其他方面优选或有利。

如本文所使用的，动词“连接”的各种时态中的术语“与...连接”可以表示元素A直接连接到元素B或者其他元素可被连接在元素A与B之间(即，元素A与元素B间接连接)。在电气组件的情况下，术语“与......连接”也可以在本文中用来表示使用导线、迹线或其他导电材料来电连接元件A和B(以及其间电连接的任何组件)。

本文描述的技术可以与各种无线技术结合使用，诸如码分多址(CDMA)、正交频分复用(OFDM)、时分多址(TDMA)、空分多址(SDMA)、单载波频分多址(SC-FDMA)、时分同步码分多址(TD-SCDMA)等等。多个用户终端可以经由不同的(1)用于CDMA的正交码信道、(2)用于TDMA的时隙、或(3)用于OFDM的子带而并行发射/接收数据。CDMA系统可以实现IS-2000、IS-95、IS-856、宽带CDMA(W-CDMA)、或一些其他标准。OFDM系统可以实现电气和电子工程师协会(IEEE)802.11、IEEE 802.16、长期演进(LTE)(例如，以TDD和/或FDD模式)、或一些其他标准。TDMA系统可以实现全球移动通信系统(GSM)或一些其他标准。这些不同的标准在本领域中是已知的。

示例无线系统

图1图示了具有接入点110和用户终端120的无线通信系统100，其中可以实践本公开的各方面。为了简单起见，图1中仅示出了一个接入点110。接入点(AP)通常是与用户终端通信的固定站，并且也可以被称为基站(BS)、演进型节点B(eNB)或一些其他术语。用户终端(UT)可以是固定的或移动的，并且也可以被称为移动台(MS)、接入终端、用户设备(UE)、站(STA)、客户端、无线设备、或一些其他术语。用户终端可以是无线设备，诸如蜂窝电话、个人数字助理(PDA)、手持设备，无线调制解调器、膝上型计算机、平板电脑、个人计算机等等。

接入点110可以在任何给定时刻在下行链路和上行链路上与一个或多个用户终端120通信。下行链路(即，前向链路)是从接入点到用户终端的通信链路，而上行链路(即，反向链路)是从用户终端到接入点的通信链路。用户终端也可以与另一个用户终端点对点通信。系统控制器130耦合到接入点并且提供针对接入点的协调和控制。

系统100采用多个发射天线和多个接收天线以用于在下行链路和上行链路上的数据传输。接入点110可以配备有Nap个天线，以实现用于下行链路传输的发射分集和/或用于上行链路传输的接收分集。一组Nu个选择的用户终端120可以接收下行链路传输并发射上行链路传输。每个选择的用户终端将用户特定的数据发射到接入点和/或从接入点接收用户特定的数据。通常，每个选择的用户终端可以配备有一个或多个天线(即，Nut≥1)。该Nu个选择的用户终端可以具有相同或不同数目的天线。

无线系统100可以是时分双工(TDD)系统或频分双工(FDD)系统。对于TDD系统而言，下行链路和上行链路可以共享相同的频带。对于FDD系统而言，下行链路和上行链路使用不同的频带。系统100也可以利用单载波或多载波进行传输。每个用户终端120可以配备有单个天线(例如，为了降低成本和/或尺寸)或多个天线(例如，在能够支持附加成本或尺寸的情况下)。

在本公开的某些方面，接入点110或用户终端120可以包括被配置为带通滤波器的N通道滤波器。该N路径滤波器的每个分支可以包括与二阶或更高阶阻抗串联连接的开关。对于某些方面而言，该阻抗可以利用如下所述的阻抗转换器来实现。对于某些方面而言，带通滤波器可以具有多个并行通带。

图2示出了无线系统100中的接入点110和两个用户终端120m和120x的框图。接入点110配备有Nap个天线224a至224ap。用户终端120m配备有Nut,m个天线252ma至252mu，并且用户终端120x配备有Nut,x个天线252xa至252xu。接入点110是用于下行链路的发射实体和用于上行链路的接收实体。每个用户终端120是用于上行链路的发射实体和用于下行链路的接收实体。如本文所使用的，“发射实体”是能够经由频率信道发射数据的独立操作的装置或设备，并且“接收实体”是能够经由频率信道接收数据的独立操作的装置或设备。在以下描述中，下标“dn”表示下行链路，下标“up”表示上行链路，Nup个用户终端被选择用于上行链路上的同时传输，Ndn个用户终端被选择用于在下行链路上的同时传输，Nup可以等于或可以不等于Ndn，并且Nup和Ndn可以是静态值或能够针对每个调度间隔改变。在接入点和用户终端可以使用波束控制或其他空间处理技术。

在上行链路上，在被选择用于上行链路传输的每个用户终端120处，TX数据处理器288接收来自数据源286的业务数据和来自控制器280的控制数据。TX数据处理器288基于与为用户终端选择的速率相关联的编码和调制方案而处理(例如，编码、交织和调制)用户终端的业务数据{dup}，并且为Nut,m个天线之一提供数据符号流{sup}。收发机前端(TX/RX)254(也称为射频前端(RFFE))接收并处理(例如，转换到模拟、放大、滤波和上变频)相应的符号流以生成上行链路信号。例如，收发机前端254还可以经由RF开关而将上行链路信号路由到用于发射分集的Nut,m个天线之一。控制器280可以控制收发机前端254内的路由。存储器282可以存储用户终端120的数据和程序代码并且可以与控制器280接口连接。

Nup数目的用户终端120可以被调度用于上行链路上的同时传输。这些用户终端中的每一个都在上行链路上将其处理过的符号流集合发射到接入点。

在接入点110处，Nap个天线224a至224ap从在上行链路上发射的所有Nup个用户终端接收上行链路信号。对于接收分集而言，收发机前端222可以选择从天线224之一接收到的信号进行处理。从多个天线224接收的信号可以被组合以用于增强的接收分集。接入点的收发机前端222还执行与由用户终端的收发机前端254执行的处理互补的处理，并且提供恢复的上行链路数据符号流。该恢复的上行数据符号流是由用户终端发射的数据符号流{sup}的估计。RX数据处理器242根据用于该流的速率来处理(例如，解调、解交织和解码)所恢复的上行链路数据符号流以获得解码的数据。每个用户终端的解码的数据可以被提供给数据宿(data sink)244以用于存储和/或被提供给控制器230以用于进一步处理。

在下行链路上，在接入点110处，TX数据处理器210从数据源208接收用于Ndn个用户终端的调度用于下行链路传输的业务数据、从控制器230接收控制数据并且可以从调度器234接收其他数据。各种类型的数据可以在不同的传输信道上被发送。TX数据处理器210针对每个用户终端基于为该用户终端选择的速率来处理(例如，编码、交织和调制)业务数据。TX数据处理器210可以为Ndn个用户终端中的一个或多个用户终端提供要从Nap个天线之一发射的下行链路数据符号流。收发机前端222接收并处理(例如，转换到模拟、放大、滤波和上变频)符号流以生成下行链路信号。例如，收发机前端222还可以经由RF开关将下行链路信号路由到Nap个天线224中的一个或多个以用于发射分集。控制器230可以控制收发机前端222内的路由。存储器232可以存储用于接入点110的数据和程序代码并且可以与控制器230接口连接。

在本公开的某些方面，接入点110的收发机前端222和/或用户终端120的收发机前端254可以包括被配置为带通滤波器的N通道滤波器。该N通道滤波器的每个分支可以包括与二阶或更高阶阻抗串联连接的开关。对于某些方面而言，阻抗可以利用如下所述的阻抗转换器来实现。对于某些方面而言，带通滤波器可以具有多个并行通带。

在每个用户终端120处，Nut,m个天线252从接入点110接收下行链路信号。对于用户终端120处的接收分集而言，收发机前端254可以选择从天线252之一接收到的信号以进行处理。从多个天线252接收到的信号可以被组合以用于增强的接收分集。用户终端的收发机前端254还执行与由接入点的收发机前端222执行的处理互补的处理，并且提供恢复的下行链路数据符号流。RX数据处理器270处理(例如，解调、解交织和解码)恢复的下行链路数据符号流，以获得用户终端的解码数据。

本领域技术人员将认识到，本文描述的技术可以总体上应用在利用任何类型的多址方案的系统中，多址方案诸如TDMA、SDMA、正交频分多址(OFDMA)、CDMA、SC-FDMA、TD-SCDMA、以及它们的组合。

图3是示例收发机前端300(诸如图2中的收发机前端222、254)的框图，其中可以实践本公开的各方面。收发机前端300包括用于经由一个或多个天线发射信号的至少一个发射(TX)路径302(也称为发射链)，以及用于经由天线接收信号的至少一个接收(RX)路径304(也称为接收链)。当TX路径302和RX路径304共享天线303时，各路径可以经由接口306与该天线连接，接口306可以包括各种合适的RF设备中的任何一个，诸如双工器、开关、天线共用器(diplexer)等。

从数模转换器(DAC)308接收同相(I)或正交(Q)基带模拟信号，TX路径302可以包括基带滤波器(BBF)310、混频器312、驱动放大器(DA)314和功率放大器(PA)316。BBF 310、混频器312和DA 314可以被包括在射频集成电路(RFIC)中，而PA 316、可以被包括在RFIC中或在RFIC外部。BBF 310对从DAC 308接收的基带信号进行滤波，并且混频器312将滤波的基带信号与发射的本地振荡器(LO)信号混合以将感兴趣的基带信号转换到不同的频率(例如，从基带上变频到RF)。该频率转换过程产生LO频率与感兴趣的基带信号的频率之间的和频和差频。该和频和差频被称为拍频(beat frequencies)。拍频通常在RF范围内，以使得由混频器312输出的信号通常是RF信号，该RF信号可在由天线303传输之前由DA 314和/或PA 316放大。

RX路径304可以包括低噪声放大器(LNA)322、混频器324和基带滤波器(BBF)326。LNA 322、混频器324和BBF 326可以被包括在射频集成电路(RFIC)中，该射频集成电路可以是也可以不是包括TX路径组件的同一RFIC。经由天线303接收的RF信号可以由LNA 322放大，并且混频器324将放大的RF信号与接收的本地振荡器(LO)信号混合以将感兴趣的RF信号转换为不同的基带频率(即，下变频)。由混频器324输出的基带信号在被模数转换器(ADC)328转换为用于数字信号处理的数字I或Q信号之前可以被BBF 326滤波。

在本公开的某些方面，RX路径304可以包括被配置为带通滤波器的N通道滤波器。该N通道滤波器的每个分支均可以包括与二阶或更高阶阻抗串联连接的开关。对于某些方面而言，阻抗可以利用如下所述的阻抗转换器来实现。对于某些方面而言，带通滤波器可以具有多个并行通带。

尽管期望LO的输出在频率上保持稳定，但是调谐到不同的频率意味着使用可变频率振荡器，这涉及到稳定性与可调谐性之间的折中。当前的系统可以采用具有压控振荡器(VCO)的频率合成器来生成具有特定调谐范围的稳定、可调谐的LO。因此，发射LO可以由TX频率合成器318产生，其可以在与混频器312中的基带信号混合之前由放大器320缓冲或放大。类似地，接收LO可以由RX频率合成器330产生，其可以在与混频器324中的RF信号混合之前由放大器332缓冲或放大。

示例带通N通道滤波器

在诸如高级长期演进(LTE-A)之类的一些无线电接入技术(RAT)中使用载波聚合(CA)，以努力增加带宽并且从而增加比特率。在载波聚合中，多个频率资源(即，载波)被分配以用于发送数据。每个聚合载波被称为分量载波(CC)。例如，在LTE Rel-10中，可以聚合高达5个分量载波，从而导致100MHz的最大聚合带宽。资源的分配可以是连续的或不连续的。非连续分配可以是带内的(即，分量载波属于相同的工作频带，但其间具有一个或多个间隙)或带间的，在带间的情况下，分量载波属于不同的工作频带。为了在射频前端(RFFE)中实现CA，已经开发了各种CA收发机。

在当前的CA架构中，发射(TX)泄漏是并行下行链路CA操作期间的主要性能限制之一。TX泄漏是收发机前端中从TX链(例如，TX路径302)到接收(RX)链(例如，RX路径304)中的泄漏。在耦合到RX链中的本地振荡器(LO)频率及其倍数(例如，LO频率的两倍和三倍)下的信号以及TX泄漏可以被调制并下变频到基带(BB)。大的电压摆动可能会使BB输出饱和。这可以通过减少BB增益来缓解，尽管这可能会劣化信噪比(SNR)。

在非CA应用中，TX泄漏或者阻塞(blocker)和干扰(jammer)是改善噪声系数(NF)和线性的限制因素。大的阻塞和TX泄漏可能会阻止采用一些非常适合实现增加的NF的架构。

因此，在并行CA或非CA操作期间用于抑制TX泄漏或阻塞以保持灵敏度的电路是重要的。然而，期望信号的带宽正在变得越来越大(例如，80MHz的数量级)。因此，在无线电频率下实现高品质因数(高Q)的带通滤波器以抑制带外干扰和TX泄漏、同时避免RX频带中期望信号的衰减正在变得越来越具有挑战性。

N通道滤波器可以用于提供在射频下的高Q带通滤波器。N通道滤波器可以由N个相同的线性时不变(LTI)网络和由时移/相移版本的时钟信号驱动的2N个混频器组成。如果LTI网络展现出在DC附近的低通特性，由混频器进行的混频将产生其通带以混频频率为中心的带通滤波器响应。也就是说，输入信号被下变频到基带，由LTI网络滤波，然后再一次被上变频到输入信号的原始频带。中心频率由混频频率确定，并且对滤波器组件值不敏感。高的混频频率与窄的低通滤波器带宽的组合提供了非常高的滤波器Q。

然而，许多N通道滤波器以每个分支中的单极点(例如，电阻器-电容器(RC)负载)实现。由于这种N通道滤波器的一阶性质，当被用作宽带信号的滤波器时，这些滤波器可能无法为TX泄漏和干扰提供足够的带外抑制。

图4A图示了根据本公开的某些方面的、包括N通道滤波器402的RF前端的示例接收链(例如，RX路径304)。在某些方面，图3的LNA 322可以包括两个分开的LNA 322A和322B。对于某些方面而言，第一LNA 322A可以在RF集成电路(RFIC)外部，而第二LNA 322B可以与其他电路(例如，混频器324和BBF 326)一起被包括在RFIC中。对于其他方面而言，第一LNA 322A和第二LNA 322B两者可以与其他电路(例如，混频器324和BBF 326)一起被包括在RFIC中。N通道滤波器402可以与LNA 322A和322B之间的节点406连接。以这种方式，N通道滤波器402可以用作具有频率响应410的分流滤波器，以努力使期望的RX频带中的信号通过并且抑制具有该频带以外的频率的信号(包括TX泄漏和干扰)。

N通道滤波器402具有与节点406选择性连接的N＝4个并联分支，该节点406是多个分支的公共节点。那些N通道滤波器领域中的普通技术人员将理解，在本文提供的本公开的各个方面中的任何方面中可以有多于或少于N＝4个分支。为了便于描述且方便读者理解，本公开的其余部分将呈现具有N＝4个分支的电路。

N通道滤波器402可以包括能够用n沟道金属氧化物半导体(NMOS)晶体管实现的多个开关404(例如，N个开关，其中每个滤波器分支中有一个开关)，它们在图4A中被单独标记为晶体管M1、M2、M3和M4。对于其他方面而言，N通道滤波器中的开关404可以用p沟道金属氧化物半导体(PMOS)晶体管来实现。然而，为了便于描述且方便读者理解，本公开的其余部分将使用NMOS晶体管来实现N通道滤波器的分支开关404。

如图4B的时序图412所示，可以分别使用四个25％占空比信号P1、P2、P3和P4来控制四个晶体管M1、M2、M3和M4。以这种方式，一个开关404可以在控制信号序列中的下一个开关闭合之前打开或者随着控制信号序列中的下一个开关闭合而打开。也就是说，可以驱动晶体管M1、M2、M3和M4中的每一个以使得晶体管按顺序被激活，并且每个晶体管被激活(即，每个开关404被闭合)的各时段理想地不重叠，尽管在实际的实现方式中可以容忍少量的重叠。控制信号的占空比可以是滤波器分支的数目N的函数(例如，等于1/N)。在控制信号P1、P2、P3等中的重叠的量(如果有的话)可以是占空比的一小部分(例如，1/10)。

当闭合时，每个开关404可以将对应的阻抗ZA、ZB、ZC或ZD与节点406连接。阻抗ZA、ZB、ZC和ZD都可以具有相同的阻抗值。每个阻抗ZA、ZB、ZC或ZD的一端可以与对应的开关404连接，并且每个阻抗的另一端可以与N通道滤波器402的参考电位(例如，电接地、电源电压、或偏置电压)连接。

在该配置中，N通道滤波器402的频率响应410可以具有与用于晶体管M1、M2、M3和M4的控制信号P1、P2、P3和P4的开关频率近似相等的中心频率。例如，开关频率可以被认为是由时序图412中的竖直虚线所示的、控制信号P1的上升沿之间的周期的倒数。控制信号P1、P2、P3和P4可以具有相同的频率(即，开关频率)，但是相位不同。此外，频率响应410的带宽可以是分支阻抗(ZA、ZB、ZC或ZD)的极点的带宽的两倍。

如上所述，每个阻抗ZA、ZB、ZC和ZD可以仅具有一个极点(RC负载)，其可以提供窄带高Q的带通N通道滤波器。然而，只有一个极的N通道滤波器在被用作宽带信号的滤波器时可能不会提供合适的带外抑制。本公开的某些方面提供了一种N通道滤波器，其中阻抗ZA、ZB、ZC和ZD中的每个阻抗由二阶或更高阶阻抗组成以增加抑制。在某些方面，ZA、ZB、ZC和ZD的二阶(或更高阶)阻抗可以使用通用阻抗转换器(GIC)电路来实现。阻抗转换器被用于使用例如一种或多种不同类型的阻抗来实现特定阻抗。

图5A图示了根据本公开的某些方面的用于提供N通道滤波器402中的每个分支阻抗(例如，阻抗ZA、ZB、ZC和ZD)的示例GIC电路500。如图所示，GIC电路500包括阻抗Z1、Z2、Z3、Z4和Z5以及与反馈回路506和508连接的运算放大器502和504。运算放大器(op amp)502具有正输入、负输入和输出。运算放大器502的正输入与GIC电路500的一个端子510和阻抗Z1连接。运算放大器502的负输入与阻抗Z2和阻抗Z3之间的节点514连接。运算放大器502的输出经由反馈回路506与阻抗Z3和阻抗Z4之间的节点516连接。运算放大器504也具有正输入、负输入和输出。运算放大器504的正输入与阻抗Z4和阻抗Z5之间的节点518连接。阻抗Z5的另一侧是GIC电路500的另一个端子512，并且可以与用于N通道滤波器402的参考电位(例如，所示的电接地)连接。运算放大器504的负输入与阻抗Z2和阻抗Z3之间的节点514连接。运算放大器504的输出经由反馈回路508与阻抗Z1和阻抗Z2之间的节点520连接。

GIC电路500的输入阻抗ZIN可以是GIC电路500的所有阻抗(Z1、Z2、Z3、Z4和Z5)的函数，并且因此，N通道滤波器402的阶可以增加。例如，图5A的GIC电路500的阻抗ZIN可以使用以下等式来计算：

阻抗Z1、Z2、Z3、Z4和Z5中的每一个可以是任何期望的阻抗并且可以使用诸如电阻器、电容器和/或电感器等各种合适组件的任何组合来实现。

图5B图示了根据本发明的某些方面的示例GIC电路530的差分实现方案。在GIC电路530中，阻抗Z1利用与电容器C1并联连接的电阻器R1实现，阻抗Z2利用电阻器R2实现，阻抗Z3使用与电容器C3并联连接的电阻器R3实现，阻抗Z4使用电阻器R4实现，并且阻抗Z5使用与电容器C5并联连接的电阻R5实现。因此，图5B的GIC电路530的输入阻抗ZIN可以使用以下等式来计算：

可以选择图5B的GIC电路530中的电阻器和电容器的电阻和电容值来满足稳定性和频率响应目标。例如，可以选择电阻R1、R3和R5以及电容C1、C3和C5以在N通道滤波器的期望的截止频率处提供三个实数极点。在某些方面，可以选择电阻R1和R5以及电容C1和C5以提供期望截止频率的实数极点。电阻R3和电容C3可以被选择为使得基于R3和C3的时间常数(例如，R3和C3的乘积)可以是基于R1和C1的时间常数的至少十倍。以这种方式，电阻R3和电容C3可以为GIC电路内部的TX摆动(即，入射在接收链上的非期望的发射或其他阻塞信号的幅度)提供一些帮助，但可能不会提供显著的滤波。

在GIC电路500中使用两个运算放大器可能导致不同反馈回路506和508中的稳定性问题。为了克服这些稳定性问题，可以将电容C3选择得非常小，并且可以将电阻R3和R4设计成大致相等。在某些方面，阻抗Z3可以不包括电容器C3，如图6所示。以这种方式，由于去除了电容器C3(或电容器C3的电容减小)而使得可能丢失一个极点，所以N通道滤波器的抑制可能受到限制(例如总体上为26dB)。然而，可以在TX泄漏频率的频率处向传递函数添加零点以改善抑制，这可以通过在节点406与GIC电路500之间添加串联电阻来实现。

图6图示了根据本公开的某些方面的、朝向利用GIC电路630实现其阻抗的两个滤波器分支看去的差分输入阻抗(ZIN)。电阻RSW代表开关404的导通电阻。GIC电路630类似于GIC电路530，其中阻抗Z3利用电阻器R3来实现，而不是利用与电容器C3并联连接的电阻器R3来实现。可以通过使用无源混频器开关电阻(RSW)将陷波添加到N通道滤波器402的频率响应。例如，在每个晶体管M1、M2、M3和M4的栅极处的控制电压可以被选择，以使得晶体管M1、M2、M3和M4的导通电阻(RSW)在TX泄漏频率处向N通道滤波器402的频率响应添加零点。串联电阻RSW也可以通过适当选择晶体管宽度(W)和长度(L)来设计，从而导致更小的晶体管面积。通过使用晶体管M1、M2、M3和M4的导通电阻，可以获得节点406与相应GIC电路之间的大的串联电阻RSW。基带频率处的零点(zero)可以根据以下等式而被添加到N-通道滤波器402的传递函数：

通过添加电阻RSW，可以改善N通道滤波器402的抑制。此外，晶体管M1、M2、M3和M4中的每一个的栅极电容可以被减小，这可以导致N通道滤波器402的更低的功耗。

图7图示了根据本公开的某些方面的阻抗ZA、ZB、ZC和ZD中的每一个均被GIC电路530替代的N通道滤波器402。尽管使用了GIC电路530，但也可以使用其他阻抗转换器电路作为阻抗ZA、ZB、ZC和ZD的备选。在某些方面，电容器CBB可以被耦合在晶体管M1和M3的源极之间并且另一电容器CBB可以被耦合在晶体管M2和M4的源极之间，以增加从大于双工频率的RX频率的偏移处的抑制。这也可以帮助减轻由于电阻RSW引入的零点所导致的任何峰值。

利用如上所述的阻抗转换器实现的N通道滤波器，TX频带中的耦合信号可以被显著抑制(例如，抑制至少17dB)。此外，由于该N通道滤波器的带宽足够宽，所以不会在带内(在RX频带中)增加衰减。

示例多通带N通道滤波器

图8是根据本公开的各方面的幅度与频率的关系图800，其图示了RX频带801中的多个信道和从RX频带偏移的TX频带804。具有RX链中的频率响应802的滤波器可以用于滤除耦合到RX链中的TX频带804中的TX信号，同时防止RX频带801中的信号的劣化。然而，具有频率响应802的滤波器可以是复杂的高阶滤波器以具有这种相对较宽的带宽和抑制水平。

在带内非连续CA操作中，可以并行接收多个CC(例如，两个)。因此，接收机可以被配置为处理宽带信号(通过具有宽带传递函数)以便接收多个CA信号。当两个非连续CA信号之间不存在干扰时，单个宽带滤波器(诸如具有频率响应802的滤波器)可能就足够了。但是，当在两个非连续的CA信号之间添加干扰时，由于这两个信号之间没有选择性，接收机的性能可能会劣化。因此，本公开的某些方面提供了具有多个并行通带808和810的N通道滤波器。这样的N通道滤波器可以具有带有双通带的频率响应806，每个CA信号一个通带。频率响应806的两个通带808、810可以以LO频率(fLO)(即，用于开关404的控制信号P1、P2、P3和P4的频率)为中心。

图9图示了根据本公开的某些方面的能够在N通道滤波器402中实现的GIC电路900。GIC电路900分别将反馈回路508和506中的阻抗Z6和Z7添加到图5A的GIC电路500。通过添加阻抗Z6和Z7，GIC电路的阻抗可以实现近似于并联RLC(电阻、电感、电容)电路的响应的带通阻抗响应。因此，N通道滤波器402的频率响应可以包括分离的多个带通中心频率，这类似于图8的频率响应806。因此，在这两个通带(例如，频率响应806的通带808、810)之间和之外的所有干扰和阻塞都被抑制。因此，接收机跨阻抗放大器(TIA)(例如，LNA 322B)和基带滤波器326可能不会遭受大的电压摆动，并且因此可以不用降低增益来恢复线性。

图10图示了根据本公开的某些方面的具有带有多个并行通带的频率响应的N通道滤波器1000。N通道滤波器1000可以包括带通响应电路，其可以利用电感-电容(LC)储能电路1002A、1002B、1002C和1002D(也称为“谐振电路”)来实现，每个储能电路被耦合到其中一个开关404(例如，被耦合到晶体管M1、M2、M3和M4之一的源极)。每个储能电路1002A、1002B、1002C和1002D可以包括相应的电容器1004A、1004B、1004C和1004D(标记为“Cbb”)以及相应的电感器Lp。N通道滤波器1000被图示为与具有输入信号(例如，电压源Vin)和输入阻抗(例如，串联电阻RS)的戴维南等效电路连接，该戴维南等效电路可以表示例如由天线303所接收并且由第一LNA 322A所放大的等效信号。

图11图示了根据本公开的某些方面的作为图10的N通道滤波器1000的等效电路的N通道滤波器1100。如图所示，N通道滤波器1100的电感器1102A和1102B具有等于图10的电感器Lp的两倍电感的电感。电感器1102A可以被耦合在晶体管M2和M4的源极之间，并且电感器1102B可以被耦合在晶体管M1和M3的源极之间。图10的N通道滤波器1000、或者图11中的其等效电路，可以提供具有两个通带808、810的频率响应806。

图12图示了根据本公开的某些方面的图10的N通道滤波器1000或图11的N通道滤波器1100的示例频率响应1200。如图所示，频率响应1200包括以LO频率(flo)为中心的两个通带1202、1204。偏移频率fbb可以使用以下等式来计算：

可以使用以下等式来计算N通道滤波器的抑制：

其中RS是戴维南等效串联电阻并且RSW是如上所述的开关404之一的开关电阻(例如，晶体管M1、M2、M3或M4之一的导通电阻)。此外，频率响应1200的带宽(BW)可以使用以下等式来计算：

如该等式所示，N通道滤波器1000和1100的带宽不是电感Lp的函数。因此，可以在不改变频率响应1200的带宽的情况下通过改变电感Lp来调节fbb。电感器Lp的品质因数可以比在基带频率下N通道滤波器1000和1100的品质因数更大。电感Lp可以较大，并且因此对于某些方面而言，可以使用回转器电路来合成电感器Lp，如下面更详细描述的。

图13图示了根据本公开的某些方面的用于模拟电感器Lp的示例回转器电路1300。回转器电路1300可以包括被耦合到电容器Cbb2的前馈回转器1302和反馈回转器1304。如图所示，回转器电路1300的一个端子1310与前馈回转器1302的负输入和反馈回转器1304的负输出连接。回转器电路1300的另一个端子1312与前馈回转器1302的正输入和反馈回转器1304的正输出连接。例如，一个电容器Cbb2的一侧与节点1308连接，并且该电容器的另一侧与N通道滤波器402的参考电位连接。节点1308与前馈回转器1302的正输出连接并且与反馈回转器1304的负输入连接。例如，另一电容器Cbb2的一侧与节点1306连接，并且该电容器的另一侧与N通道滤波器402的参考电位连接。节点1306与前馈回转器1302的负输出和反馈回转器1304的正输入连接。

回转器电路1300的等效电感可以使用以下等式来计算：

其中gmff是前馈回转器1302的跨导，gmfb是反馈回转器1304的跨导，并且Cbb2是电容器Cbb2的电容。

图14图示了根据本公开的某些方面的并入图13的回转器电路的示例N通道滤波器1400。一个回转器电路1300A被耦合在晶体管M2和M4的源极之间，并且另一回转器电路1300B被耦合在晶体管M1和M3的源极之间，分别代替图11的电感器1102A和1102B。利用回转器电路1300A、1300B，频率响应1200的偏移频率fbb可以使用以下等式来计算：

频率响应1200的带宽不取决于回转器电路1300A、1300B的等效电感并且保持如下：

因此，可以通过调节电容Cbb来控制带宽。N通道滤波器1400的偏移频率fbb可以通过改变Cbb2、gmff和/或gmfb来独立地调节。在某些方面，回转器1302、1304的一个或多个运算跨导放大器(OTA)可以被劣化(例如，使用源极劣化技术)以实现改进的线性度和噪声性能。

在某些方面，可以减小N通道滤波器1400的NF，同时保持恒定的偏移频率fbb。为了减小该NF，gmfb可以减小，并且gmff可以以相同的因数β增加。NF也可以通过减小电容Cbb并增加电容Cbb2以相同量α来减小。

通过添加具有多个并行通带的滤波器，接收机可以保持作为宽带接收机，以节省功率和面积、同时对由CA信号之间的干扰所导致的信号进行滤波。在单个CA信号的情况下，通过关闭(即，断电)或断开回转器1302和1304的OTA的连接，N通道滤波器1400可以会聚成单CA的N通道滤波器。这种技术也可以放宽针对具有大的带外抑制的宽带滤波器的约束条件，大的带外抑制对于抑制TX干扰可能是期望的。

图15图示了根据本公开的某些方面的包括回转器1302和1304的示例回转器回路1500。回转器电路1500包括为节省面积而以不同的方式耦合的电容器1502。也就是说——代替如图13所示的具有耦合到回转器1302的输出(例如，节点1308)以及耦合到回转器1304的输入(例如，节点1306)的分离的电容器Cbb2——单个电容器1502可以如图15所示以差分方式被耦合分别为回转器1302和1304的输出和输入之间。在该配置中，例如可以使用具有等于电容Cbb2的一半的电容的单个电容器1502。

图16图示了根据本公开的某些方面的N通道滤波器1600。如图所示，电容器1602可以代替电容器1004A和1004C(Cbb)，并且另一电容器1604可以代替电容器1004B和1004D(Cbb)。如图16所示，电容器1602和1604可以以差分方式耦合，并且可以具有图11的电容器1004A和1004C或者电容器1004B和1004D的电容的一半。

利用本公开的各方面，可以仅选择在其上接收到CA信号的信道，而不是使用宽带高阶滤波器来选择整个RX频带(例如，80-100MHz的RF BW)。其他带内和带外干扰可以利用较低带宽和较低阶的N通道滤波器而被抑制(例如，滤除)。以这种方式，针对宽带接收机，可以放宽对于N通道滤波器的更陡峭抑制或者更宽带宽之间的折衷。示例滤波操作

图17是根据本公开的某些方面的用于对信号滤波的示例性操作1700的流程图。操作1700可以由N通道滤波器执行，诸如本文描述的那些N通道滤波器。该信号可以是例如诸如第一LNA 322A的放大器的输出。

操作1700可以在框1702处开始：选择性地将N通道滤波器(例如，N通道滤波器402)的多个分支中的每个分支与承载该信号的电路节点(例如，节点406)连接。该N通道滤波器的每个分支包括与阻抗(例如，阻抗ZA、ZB、ZC和ZD之一)串联连接的开关(例如，开关404)。

根据某些方面，在框1702处的选择性地连接可以涉及根据控制信号(例如，信号P1、P2、P3和P4之一)来连接N通道滤波器的多个分支中的一个分支。在这种情况下，控制信号的开关频率可以为N通道滤波器建立带宽的中心频率。

根据某些方面，在框1702处的选择性地连接需要：在框1704处将N通道滤波器的多个分支中的第一分支与电路节点连接；在框1706处将N通道滤波器的多个分支中的第一分支与电路节点断开连接；并且在框1706处断开连接之后，在框1708处将N通道滤波器的多个分支中的第二分支与电路节点连接。对于某些方面而言，基于N通道滤波器的带宽的中心频率的倒数除以多个分支的数目，来确定在框1704和1706处将多个分支中的第一分支连接与断开连接之间的时段(例如，控制信号P1、P2、P3和P4的脉冲宽度)。

根据某些方面，该信号是收发机(例如，收发机前端300)的接收路径(例如，RX路径304)中的放大器(例如，第一LNA 322A)的输出。在这种情况下，在框1702处选择性地连接N通道滤波器的多个分支中的每个分支会抑制从收发机的发射路径(例如，TX路径302)的泄漏。

根据某些方面，阻抗利用阻抗转换器来实现。对于某些方面而言，N通道滤波器的每个分支中的阻抗转换器包括一个或多个放大器以及多个无源组件，以使得N通道滤波器的每个分支具有至少两个极。对于某些方面而言，阻抗转换器包括：(1)串联连接的第一、第二、第三、第四和第五阻抗(例如，阻抗Z1、Z2、Z3、Z4和Z5)；(2)具有正输入、负输入和输出的第一放大器(例如，运算放大器502)，其中：第一放大器的正输入与第一阻抗连接；第一放大器的负输入与第二阻抗和第三阻抗之间的节点(例如，节点514)连接；并且第一放大器的输出与第三阻抗和第四阻抗之间的节点(例如，节点516)连接；(3)具有正输入、负输入和输出的第二放大器(例如，运算放大器504)，其中：第二放大器的正输入与第四阻抗和第五阻抗之间的节点(例如，节点518)连接；第二放大器的负输入与第二阻抗和第三阻抗之间的节点连接；并且第二放大器的输出与第一阻抗和第二阻抗之间的节点(例如，节点520)连接。在这种情况下，第一阻抗可以与分支的开关连接，和/或第五阻抗可以与N通道滤波器的参考电位连接。第一、第三和第五阻抗可以具有匹配值。第一、第三和第五阻抗可以各自利用与电容元件并联连接的电阻元件来实现。第二和第四阻抗可以各自利用电阻器来实现。

根据某些方面，带通滤波器具有多个并行通带。对于某些方面而言，N通道滤波器的每个分支中的阻抗包括与电容元件并联连接的电感元件。在这种情况下，多个并行通带的中心频率从N通道滤波器的带宽的中心频率偏移以偏移频率，并且该偏移频率是基于电感元件的电感和电容元件的电容。对于某些方面而言，操作1700还包括调节电感元件的电感以改变偏移频率。

根据某些方面，N通道滤波器的每个分支中的阻抗包括带通响应电路。每个带通响应电路可以包括与第一电容元件(例如，电容器Cbb)并联连接的电感元件(例如，电感器Lp)。对于某些方面而言，电感元件包括回转器电路(例如，回转器电路1300)，其可以包括第一回转器(例如，回转器1302)、第二回转器(例如，回转器1304)、第二电容元件(例如，电容器Cbb2)和第三电容元件(例如，电容器Cbb2)。回转器电路还可以包括第一节点(例如，端子1310)和第二节点(例如，端子1312)；第一节点可以被耦合到第一回转器的第一端口(例如，负输入)并被耦合到第二回转器的第一端口(例如，负输出)；第二节点可以被耦合到第一回转器的第二端口(例如，正输入)并被耦合到第二回转器的第二端口(例如，正输出)；第二电容元件的第一端子可以被耦合到第一回转器的第三端口(例如，正输出)并被耦合到第二回转器的第三端口(例如，负输入)；第三电容元件的第一端子可以被耦合到第一回转器的第四端口(例如，负输出)并被耦合到第二回转器的第四端口(例如，正输入)；和/或第二电容元件的第二端子和第三电容元件的第二端子可以被耦合到N通道滤波器的参考电位。对于某些方面而言，电感元件的第一端子与第一电容元件的第一端子连接，和/或电感元件的第二端子和第一电容元件的第二端子与N通道滤波器的参考电位连接。

根据某些方面，N通道滤波器的分支中的每个非重叠分支配对的带通响应电路与该分支配对的开关连接(例如，带通响应电路的至少一些组件在分支配对之间共享)。如本文所使用的，非重叠分支配对通常是指N通道滤波器中不与其他任何分支配对共享分支的分支配对。因此，具有四个分支的N通道滤波器将只有两个非重叠分支配对。例如，在图14的N通道滤波器1400中，包括晶体管M1和M3的分支形成一个非重叠分支配对，而包括晶体管M2和M4的分支形成另一非重叠分支配对。

对于某些方面而言，每个分支配对中的带通响应电路包括电感元件，该电感元件具有：(1)与第一电容元件连接并与该分支配对的第一开关连接的第一节点；和(2)与第二电容元件连接并与该分支配对的第二开关连接的第二节点。电感元件可以包括回转器电路，其可包括第一回转器、第二回转器、第三电容元件和第四电容元件。在这种情况下，第一节点可以被耦合到第一回转器的第一端口并被耦合到第二回转器的第一端口；第二节点可以被耦合到第一回转器的第二端口并被耦合到第二回转器的第二端口；第三电容元件的第一端子可以被耦合到第一回转器的第三端口并被耦合到第二回转器的第三端口；第四电容元件的第一端子可以被耦合到第一回转器的第四端口并被耦合到第二回转器的第四端口；和/或第三电容元件的第二端子和第四电容元件的第二端子可以被耦合到N通道滤波器的参考电位。对于某些方面而言，N通道滤波器中没有两个开关会并行地闭合，并且在闭合分支配对中的第一开关与第二开关之间闭合另一分支配对中的另一个开关。

根据某些方面，多个并行通带与带内载波聚合方案的不同分量载波相关联。

根据某些方面，N通道滤波器被配置为实现并行的双带通滤波器。

上述方法的各种操作可以通过能够执行对应功能的任何适当的装置来执行。该装置可以包括(一个或多个)各种硬件和/或软件组件和/或(一个或多个)模块，包括但不限于电路、专用集成电路(ASIC)、或者处理器。一般来说，在图中图示出操作的地方，那些操作可以具有对应的相应设备的带有类似标号的装置+功能(means-plus-function)组件。

例如，用于发送的装置可以包括发射机(例如，图2中所示的用户终端120的收发机前端254或图2中所示的接入点110的收发机前端222)和/或天线(例如，图2中描绘的用户终端120m的天线252ma至252mu或图2中所示的接入点110的天线224a至224ap)。用于接收的装置可以包括接收机(例如，图2中所示的用户终端120的收发机前端254或图2中示出的接入点110的收发机前端222)和/或天线(例如，图2中图示的用户终端120m的天线252ma至252mu或图2中图示的接入点110的天线224a至224ap)。用于处理的装置或用于确定的装置可以包括处理系统，该处理系统可以包括一个或多个处理器，诸如图2中所示的用户终端120的RX数据处理器270、TX数据处理器288和/或控制器280，或者图2中所示的接入点110的RX数据处理器242、TX数据处理器210和/或控制器230。

此外，用于承载信号的装置可以包括导线、迹线、电路节点(例如，如图4A所示的节点406)、光纤或者任何其他合适的电导体或光导体，其可以被反映在示意性电路图中。用于选择性地连接的装置可以包括开关装置(例如，图4A中所示的开关404)。用于转换阻抗的装置可以包括阻抗转换电路(例如，图5中所示的GIC电路500)。用于提供带通响应的装置可以例如包括与电容元件(例如，图10中的电容器Cbb)并联的电感元件(例如，图10中的电感器Lp或图13中的回转器电路1300)、或者阻抗转换电路。

如本文所使用的术语“确定”涵盖各种各样的动作。例如，“确定”可以包括计算、推算、处理、推导、调查、查找(例如，在表格、数据库或另一数据结构中查找)、确定等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。“确定”还可以包括解析、选择、筛选、建立等。

如本文所使用的、涉及项目列表中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在覆盖：a、b、c、a-b、a-c、b-c和a-b-c，以及与多个同一元素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c、或者a、b和c的任何其他顺序)。

结合本公开描述的各种说明性的逻辑块、模块和电路可以利用通用处理器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)或其他可编程逻辑器件(PLD)、分立门或晶体管逻辑、分立硬件组件、或者被设计为执行本文所述功能的任何组合来实现或执行。通用处理器可以是微处理器，但是作为备选，处理器可以是任何市场上可获得的处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP内核的结合、或者任何其他这样的配置。

本文公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。在不脱离权利要求的范围的情况下，方法步骤和/或动作可以彼此互换。换言之，除非指定了步骤或动作的特定顺序，否则在不脱离权利要求的范围的情况下，可以修改具体步骤和/或动作的顺序和/或使用。

所描述的功能可以用硬件、软件、固件或其任何组合来实现。如果以硬件实现，则示例硬件配置可以包括无线节点中的处理系统。处理系统可以利用总线架构来实现。根据处理系统的具体应用和总体设计约束，总线可以包括任意数量的互连总线和桥接器。总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。总线接口可以用于将网络适配器等经由总线连接到处理系统。网络适配器可以用于实现物理(PHY)层的信号处理功能。在用户终端的情况下，用户界面(例如，键盘、显示器、鼠标、操纵杆等)也可以被连接到总线。总线还可以链接本领域公知的各种其他电路，诸如定时源、外围设备、稳压器、电源管理电路等，因此将不再进一步描述。

处理系统可以被配置为具有提供处理器功能的一个或多个微处理器以及提供机器可读介质的至少一部分的外部存储器的通用处理系统，该一个或多个微处理器和该外部存储器全部通过外部总线架构与其他支持电路连接在一起。备选地，处理系统可以利用具有处理器的ASIC、总线接口、用户接口(在接入终端的情况下)、支持电路、以及被集成到单个芯片中的机器可读介质的至少一部分来实现，或者利用一个或多个FPGA、PLD、控制器、状态机、门控逻辑、分立硬件组件、或任何其他合适的电路、或能够执行贯穿本公开所描述的各种功能的电路的任何组合来实现。本领域技术人员将认识到，如何根据特定的应用和施加在整个系统上的整体设计约束来最好地实现处理系统的所描述的功能。

应该理解的是，权利要求不限于上面所示的精确配置和组件。在不脱离权利要求的范围的情况下，可以对上述方法和装置的布置、操作和细节进行各种修改、改变和变化。