一种高速信号驱动电路的制作方法

本发明涉及电路驱动领域，更具体的说，涉及一种高速信号驱动电路。

背景技术：

d-phy和c-phy均是mipi的一种物理接口标准，在使用d-phy和c-phy时均需要使用与d-phy和c-phy相对应的驱动电路。

现有技术中，d-phy的高速驱动电路和c-phy的高速驱动电路是独立的两个电路，将d-phy的高速驱动电路和c-phy的高速驱动电路复用可以减少电路成本，也是未来mipi接口发展的趋势。因此，亟需一个高速驱动电路兼有d-phy驱动和c-phy驱动的功能。

技术实现要素：

有鉴于此，本发明提供一种高速信号驱动电路，以解决现有技术中亟需一个高速驱动电路兼有d-phy高速驱动和c-phy高速驱动的功能的问题。

为解决上述技术问题，本发明采用了如下技术方案：

一种高速信号驱动电路，包括：

d-phy驱动信号产生模块、c-phy驱动信号产生模块、驱动信号选择模块和复用驱动模块；所述d-phy驱动信号产生模块的输出端和所述c-phy驱动信号产生模块的输出端分别与所述驱动信号选择模块的输入端连接；所述驱动信号选择模块的输出端与所述复用驱动模块的输入端连接；

所述d-phy驱动信号产生模块，用于产生d-phy驱动信号；

所述c-phy驱动信号产生模块，用于产生c-phy驱动信号；

所述驱动信号选择模块，用于接收并根据所述d-phy驱动信号或所述c-phy驱动信号，控制所述复用驱动模块中的控制开关的通断，以使所述复用驱动模块实现d-phy驱动电路或c-phy驱动电路的功能。

优选地，所述复用驱动模块包括至少三个驱动子模块；

每一所述驱动子模块包括八个控制开关和八个可调输出电阻；四个所述可调输出电阻分别通过一个所述控制开关与端接电源连接；另外四个所述可调输出电阻分别通过一个所述控制开关与接地端连接；所有的所述可调输出电阻未连接所述控制开关的一端相互连接，并作为输出端。

优选地，当所述复用驱动模块用于实现d-phy驱动电路功能时，所述复用驱动模块中的任两个所述驱动子模块的输出端通过负载电阻连接。

优选地，当所述复用驱动模块用于实现c-phy驱动电路功能时，所述复用驱动模块中的任三个所述驱动子模块的输出端通过负载电阻以星形接法连接。

优选地，所述驱动信号选择模块用于接收并根据所述d-phy驱动信号和所述c-phy驱动信号，控制所述复用驱动模块中的控制开关的通断，以使所述复用驱动模块实现d-phy驱动电路或c-phy驱动电路的功能时，具体用于：

当所述d-phy驱动信号为第一主驱动控制信号，所述c-phy驱动信号为空时，控制所述复用驱动模块中与所述第一主驱动控制信号对应的控制开关闭合，以使所述复用驱动模块实现d-phy驱动电路的功能；所述第一主驱动控制信号包括d-phy主驱动电路控制信号和/或d-phy预加重驱动电路控制信号。

优选地，所述驱动信号选择模块用于接收并根据所述d-phy驱动信号和所述c-phy驱动信号，控制所述复用驱动模块中的控制开关的通断，以使所述复用驱动模块实现d-phy驱动电路或c-phy驱动电路的功能时，具体用于：

当所述c-phy驱动信号为第二主驱动控制信号，所述d-phy驱动信号为空时，控制所述复用驱动模块中与所述第二主驱动控制信号对应的控制开关闭合，以使所述复用驱动模块实现c-phy主驱动电路的功能；所述第二主驱动控制信号包括c-phy主驱动电路控制信号和/或c-phy预加重驱动电路控制信号。

优选地，每两个所述驱动子模块作为d-phy驱动电路的一个输出通道，以实现d-phy驱动电路的多输出。

优选地，每三个所述驱动子模块作为c-phy驱动电路的一个输出通道，以实现c-phy驱动电路的多输出。

优选地，所述可调输出电阻由多条支路并联组成；每一支路由多条电阻支路并联后与一开关串联组成。

相较于现有技术，本发明具有以下有益效果：

本发明提供了一种高速信号驱动电路，高速信号驱动电路，包括：d-phy驱动信号产生模块、c-phy驱动信号产生模块、驱动信号选择模块和复用驱动模块；所述d-phy驱动信号产生模块的输出端和所述c-phy驱动信号产生模块的输出端分别与所述驱动信号选择模块的输入端连接；所述驱动信号选择模块的输出端与所述复用驱动模块的输入端连接。驱动信号选择模块可以根据所述d-phy驱动信号或所述c-phy驱动信号，控制所述复用驱动模块中的控制开关的通断，以使所述复用驱动模块实现d-phy驱动电路或c-phy驱动电路的功能。即通过本发明，仅需要一个高速信号驱动电路就可以兼有d-phy高速驱动电路和c-phy高速驱动电路的功能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种高速信号驱动电路的结构示意图；

图2为本发明实施例提供的一种复用驱动模块的结构示意图；

图3为本发明实施例提供的一种可调输出电阻的结构示意图；

图4为本发明实施例提供的另一种复用驱动模块的结构示意图；

图5为本发明实施例提供的再一种复用驱动模块的结构示意图；

图6为本发明实施例提供的又一种复用驱动模块的结构示意图；

图7为本发明实施例提供的第五种复用驱动模块的结构示意图；

图8为本发明实施例提供的第六种复用驱动模块的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种高速信号驱动电路，

参照图1，可以包括：

d-phy驱动信号产生模块101、c-phy驱动信号产生模块102、驱动信号选择模块103和复用驱动模块104；所述d-phy驱动信号产生模块101的输出端和所述c-phy驱动信号产生模块102的输出端分别与所述驱动信号选择模块103的输入端连接；所述驱动信号选择模块103的输出端与所述复用驱动模块104的输入端连接；

所述d-phy驱动信号产生模块101，用于产生d-phy驱动信号；

所述c-phy驱动信号产生模块102，用于产生c-phy驱动信号；

所述驱动信号选择模块103，用于接收并根据所述d-phy驱动信号或所述c-phy驱动信号，控制所述复用驱动模块104中的控制开关的通断，以使所述复用驱动模块104实现d-phy驱动电路或c-phy驱动电路的功能。

具体的，d-phy驱动信号产生模块101，用于根据d-phy需要发送的数据产生d-phy主驱动电路控制信号或d-phy预加重驱动电路控制信号。

详细的，d-phy驱动信号产生模块101用于根据d-phy需要发送的数据产生d-phy主驱动电路控制信号dphy_ip0，dphy_in0，以及预加重驱动电路的控制信号dphy_ip1，dphy_in1。

c-phy驱动信号产生模块102，用于将c-phy需要发送的线上状态(+x,+y+z,-x,-y,-z六种状态作为输入信号)转换成c-phy主驱动电路控制信号或c-phy预加重驱动电路控制信号。

详细的，c-phy驱动信号产生模块102将c-phy需要发送的线上状态(+x,+y+z,-x,-y,-z六种状态作为输入信号)转换成主驱动电路控制信号cphy_ip0_1，cphy_ip0_2，cphy_in0_1，cphy_in0_2以及预加重驱动电路控制信号cphy_ip1_1，cphy_ip1_2，cphy_in1_1，cphy_in1_2。主驱动电路分为“t1”和“t2”两种类型。

驱动信号选择模块103，用于选择c-phy和d-phy的输出信号作为复用驱动模块104的输入控制信号，控制各个输出电阻的连通和断开。

dphy_ip0、dphy_in0用于控制复用驱动模块在d-phy模式下主驱动电路的输出。当dphy_ip0为1、dphy_in0为0时，复用驱动模块主驱动电路需要输出高电平；当dphy_ip0为0、dphy_in0为1时，复用驱动模块主驱动电路需要输出低电平；

dphy_ip1、dphy_in1用于控制复用驱动模块在d-phy模式下预加重驱动电路的输出。当dphy_ip1为1、dphy_in1为0时，复用驱动模块预加重驱动电路需要输出高电平；当dphy_ip1为0、dphy_in1为1时，复用驱动模块预加重驱动电路需要输出低电平；

cphy_ip0_1、cphy_ip0_2、cphy_in0_1、cphy_in0_2用于控制复用驱动模块在c-phy模式下主驱动电路的输出。当cphy_ip0_1＝1、cphy_ip0_2＝1，cphy_in0_1＝0，cphy_in0_2＝0时，复用驱动模块主驱动电路需要输出高电平；当cphy_ip0_1＝0、cphy_ip0_2＝0，cphy_in0_1＝1，cphy_in0_2＝1时，复用驱动模块主驱动电路需要输出低电平；当cphy_ip0_1＝0、cphy_ip0_2＝0，cphy_in0_1＝0，cphy_in0_2＝0时，复用驱动模块主驱动电路需要输出高阻态；当cphy_ip0_1＝1、cphy_ip0_2＝0，cphy_in0_1＝1，cphy_in0_2＝0时，复用驱动模块主驱动电路需要输出中间电平；

cphy_ip1_1、cphy_ip1_2、cphy_in1_1、cphy_in1_2用于控制复用驱动模块在c-phy模式下预加重驱动电路的输出。当cphy_ip1_1＝1、cphy_ip1_2＝1，cphy_in1_1＝0，cphy_in1_2＝0时，复用驱动模块预加重驱动电路需要输出高电平；当cphy_ip1_1＝0、cphy_ip1_2＝0，cphy_in1_1＝1，cphy_in1_2＝1时，复用驱动模块预加重驱动电路需要输出低电平；当cphy_ip1_1＝0、cphy_ip1_2＝0，cphy_in1_1＝0，cphy_in1_2＝0时，复用驱动模块预加重驱动电路需要输出高阻态；当cphy_ip1_1＝1、cphy_ip1_2＝0，cphy_in1_1＝1，cphy_in1_2＝0时，复用驱动模块预加重驱动电路需要输出中间电平；

ip0_1，ip0_2，in0_1，in0_2，ip1_1，ip1_2，in1_1，in1_2为驱动信号选择模块输出，用于直接控制复用驱动模块内部上拉电阻、内部下拉电阻的导通和断开。在d-phy模式下，ip0_1，ip0_2与dphy_ip0信号相同；in0_1，in0_2与dphy_in0信号相同；ip1_1，ip1_2与dphy_ip1信号相同；in1_1，in1_2与dphy_in1信号相同。在c-phy模式下，ip0_1，ip0_2，in0_1，in0_2，ip1_1，ip1_2，in1_1，in1_2分别对应cphy_ip0_1，cphy_ip0_2，cphy_in0_1，cphy_in0_2，cphy_ip1_1，cphy_ip1_2，cphy_in1_1，cphy_in1_2。

本实施例提供了一种高速信号驱动电路，高速信号驱动电路，包括：d-phy驱动信号产生模块101、c-phy驱动信号产生模块102、驱动信号选择模块103和复用驱动模块104；所述d-phy驱动信号产生模块101的输出端和所述c-phy驱动信号产生模块102的输出端分别与所述驱动信号选择模块103的输入端连接；所述驱动信号选择模块103的输出端与所述复用驱动模块104的输入端连接。驱动信号选择模块103可以根据所述d-phy驱动信号或所述c-phy驱动信号，控制所述复用驱动模块104中的控制开关的通断，以使所述复用驱动模块104实现d-phy驱动电路或c-phy驱动电路的功能。即通过本发明，仅需要一个高速信号驱动电路就可以兼有d-phy高速驱动电路和c-phy高速驱动电路的功能。

另外，通过本发明实施例可以实现d-phy无预加重，d-phy开预加重功能，以及c-phyt1/t2driver模式，c-phy开预加重等功能。

可选的，在上述实施例的基础上，所述复用驱动模块104包括至少三个驱动子模块；

每一所述驱动子模块包括八个控制开关和八个可调输出电阻；四个所述可调输出电阻分别通过一个所述控制开关与端接电源连接；另外四个所述可调输出电阻分别通过一个所述控制开关与接地端连接；所有的所述可调输出电阻未连接所述控制开关的一端相互连接，并作为输出端。

以复用驱动模块104包括三个驱动子模块为例，介绍下复用驱动模块104的连接结构。

参照图2，包括三个驱动子模块，每一驱动子模块中有八个可调输出电阻，以第一个驱动子模块为例，可调输出电阻11通过控制开关a_ip0_1与端接电源vreg连接，可调输出电阻12通过控制开关a_ip0_2与端接电源vreg连接，可调输出电阻13通过控制开关a_ip1_1与端接电源vreg连接，可调输出电阻14通过控制开关a_ip1_1与端接电源vreg连接，可调输出电阻15通过控制开关a_in0_1与端接电源vss连接，可调输出电阻16通过控制开关a_in0_2与端接电源vss连接，可调输出电阻17通过控制开关a_in1_1与端接电源vss连接，可调输出电阻15通过控制开关a_in1_1与端接电源vss连接。其中，vreg是端接电源，一般取400mv，实际芯片中是可以配置调节的，一般利用片内ldo实现。可调输出电阻11、可调输出电阻12、可调输出电阻13和可调输出电阻14可以称为上拉电阻，可调输出电阻15、可调输出电阻16、可调输出电阻17和可调输出电阻18可以称为下拉电阻。可调输出电阻11、12、15、16阻值相同，可调输出电阻13、14、17、18阻值相同。

驱动子模块中的模块1为主驱动电路，驱动子模块中的模块2为预加重驱动电路。预加重是指：为了克服信号在传输线中的衰减，在每次信号发生极性翻转时，会在翻转后的第一个信号周期增加一定的信号幅度，称为预加重。

驱动子模块的所有的可调输出电阻中未连接控制开关的部分连接并作为输出端a_out。

其他两个驱动子模块的内部结构同上所述，在此不再赘述。

复用驱动模块104为包括d-phy驱动模式和c-phy驱动模式复用的高速驱动电路。驱动信号选择模块103用于所有开关控制信号的选择，例如，d-phy模式下，将d-phy驱动信号产生模块101的输出信号dphy_ip0输出到复用驱动模块104的ip0_1和ip0_2两个控制开关，将dphy_in0输出到复用驱动模块104的d_in0_1和d_in0_2两个控制开关；将dphy_ip1输出到复用驱动模块104的ip1_1和ip1_2两个控制开关，将dphy_in1输出到复用驱动模块104的in1_1和in1_2两个控制开关；

在c-phy模式下，将，c-phy驱动信号产生模块102的输出信号cphy_ip0_1，cphy_ip0_2，cphy_in0_1，cphy_in0_2以及cphy_ip1_1，cphy_ip1_2，cphy_in1_1，cphy_in1_2分别输出到复用驱动模块104的ip0_1，ip0_2，in0_1，in0_2以及ip1_1，ip1_2，in1_1，in1_2控制开关。同时，可以兼顾c-phy的t1，t2驱动模式。

可选的，在本实施例的基础上，所述可调输出电阻由多条支路并联组成；每一支路由多条电阻支路r并联后与一开关k串联组成。具体参照图3。不同的支路连接的开关不同，如8条支路并联连接开关k1。

图3仅仅是示例，实际支路个数会更多。实际工作中，“可调输出电阻11”和“可调输出电阻12”阻值依据实际使用场景进行配置。

每一个可调输出电阻都有一个开关控制连通和断开。例如主驱动电路控制信号为a_ip0_1，a_ip0_2，a_in0_1，a_in0_2，预加重驱动电路控制信号为a_ip1_1，a_ip1_2，a_in1_1,a_in1_2。当控制信号为逻辑高电平“1”时，开关连通，输出电阻有效；当控制信号为逻辑低电平“0”时，开关断开，输出电阻也同时断开连接。

本实施例中，给出了复用驱动模块104的具体电路结构，进而可以使用本实施例提供的复用驱动模块104实现d-phy驱动电路和c-phy驱动电路的兼容。

可选的，在图2对应的实施例基础上，当所述复用驱动模块104用于实现d-phy驱动电路功能时，所述复用驱动模块104中的任两个所述驱动子模块的输出端通过负载电阻连接。

参照图4，上边的两个驱动子模块组成d-phy驱动电路，两个驱动子模块的输出端通过两个负载电阻连接组成一个传输通道，第三个驱动子模块空闲。可以通过控制开关的切断，实现d-phy主驱动电路控制或d-phy预加重驱动电路控制。

可选的，在本实施例的基础上，所述驱动信号选择模块103用于接收并根据所述d-phy驱动信号和所述c-phy驱动信号，控制所述复用驱动模块104中的控制开关的通断，以使所述复用驱动模块104实现d-phy驱动电路或c-phy驱动电路的功能时，具体用于：

当所述d-phy驱动信号为第一主驱动控制信号，所述c-phy驱动信号为空时，控制所述复用驱动模块104中与所述第一主驱动控制信号对应的控制开关闭合，以使所述复用驱动模块104实现d-phy驱动电路的功能；所述第一主驱动控制信号包括d-phy主驱动电路控制信号和/或d-phy预加重驱动电路控制信号。

所述第一主驱动控制信号包括d-phy主驱动电路控制信号时，控制主控制电路，所述第一主驱动控制信号包括d-phy主驱动电路控制信号和d-phy预加重驱动电路控制信号时，控制预加重驱动电路。

具体的，参照图4，ip0和in0代表主驱动的输入控制信号，ip1和in1代表预加重驱动的输入控制信号。d-phy不开启预加重时，即第一主驱动控制信号为d-phy主驱动电路控制信号。a_ip0_1和a_ip0_2同时为1，a通道两个上拉电阻连通，表现出上拉特性；b_in0_1和b_in0_2同时为1，a通道两个下拉电阻连通，表现出下拉特性。vreg为400mv，“可调输出电阻1”为50ohm，经过分压，得到a_out输出300mv，b_out输出100mv。

其中，图4中两个负载电阻组成rx，rx为receiverphy，数据接收物理接口，将物理信号转换成数字信号，供逻辑电路处理。除图4中的rx之外的部分为tx，tx为transmitterphy，数据发送物理接口，用于将数字信号转化为符合电气协议规范的物理信号。

进一步，参照图5，d-phy开启预加重时，即第一主驱动控制信号为d-phy主驱动电路控制信号和d-phy预加重驱动电路控制信号。

以a_out输出300mv，b_out输出100mv为例，a_ip1_1和a_ip1_2同时导通，a_out输出口上拉能力增强，b_in1_1和b_in1_2同时导通，b_out输出口下拉能力增强，通过设置可调输出电阻2的阻值，与可调输出电阻1进行并联输出，就可以得到比仅仅使用主驱动电路更大的输出幅度。

预加重的幅度是在每次输出信号极性发生翻转后的第一个周期，表1是根据ip0_1在两个连续周期的控制逻辑电平得到ip1_1，ip1_2，in1_1，in1_2的逻辑电平。

表1d-phy开预加重控制信号真值表

ip0_1可以代表输出的数据，即下一周期输出数据与当前周期比，如果发生极性变化，则预加重电路会对其下一周期输出幅度进行增强。

可选的，在本实施例的基础上，每两个所述驱动子模块作为d-phy驱动电路的一个输出通道，以实现d-phy驱动电路的多输出。

具体的，本实施例中的驱动子模块的数量可以为十个。

一个完整的d-phy输出接口，包含1个时钟通道和4个数据通道共5个，即10个输出口。为了方便，我们命名为a,b,c,d,e,f,g,h,i,j十个输出口，作为d-phy使用时，ab,cd,ef,gh,ij组成5个输出通道。

本实施例给出了复用驱动模块104作为d-phy驱动电路的控制过程，进而可以根据本实施例中的控制过程使用复用驱动模块104。

可选的，在图2对应的实施例的基础上，当所述复用驱动模块104用于实现c-phy驱动电路功能时，所述复用驱动模块104中的任三个所述驱动子模块的输出端通过负载电阻以星形接法连接。

参照图6，图6中单个驱动子模块的输出端分别连接一个负载电阻，三个负载电阻星接，三个驱动子模块组成一个传输通道。c-phy也有两种驱动模式，分别为c-phy主驱动电路控制模式和c-phy预加重驱动电路控制模式。现分别介绍。

所述驱动信号选择模块103用于接收并根据所述d-phy驱动信号和所述c-phy驱动信号，控制所述复用驱动模块104中的控制开关的通断，以使所述复用驱动模块104实现d-phy驱动电路或c-phy驱动电路的功能时，具体用于：

当所述c-phy驱动信号为第二主驱动控制信号，所述d-phy驱动信号为空时，控制所述复用驱动模块104中与所述第二主驱动控制信号对应的控制开关闭合，以使所述复用驱动模块104实现c-phy主驱动电路的功能；所述第二主驱动控制信号包括c-phy主驱动电路控制信号和/或c-phy预加重驱动电路控制信号。

所述第二主驱动控制信号包括c-phy主驱动电路控制信号时，控制主控制电路，所述第一主驱动控制信号包括c-phy主驱动电路控制信号和c-phy预加重驱动电路控制信号时，控制预加重驱动电路。

具体的，在c-phy的规范文件中，主驱动电路分为“t1”和“t2”两种结构。

参照图6，图6为c-phy的t1模式主驱动电路，即“t1”结构。参照表2，各个通道控制开关的状态按照下表进行控制即可。

表2第一种c-phy主驱动电路控制信号真值表

参照图7，图7为c-phy的t2模式主驱动电路，即“t2”结构。参照表3，各个通道控制开关的状态按照下表进行控制即可。

表3第二种c-phy主驱动电路控制信号真值表

参照图8，图8为c-phy预加重驱动控制电路，图中给出的是“-z”状态的预加重示意图，a口主驱动电路两个上拉电阻导通输出上拉，定义为“h”，预加重驱动电路a口两个输出电阻也都导通上拉,此时a口主驱动电路和预加重驱动电路组合的上拉驱动能力最强，定义为“h2”；若是预加重驱动电路同时有一个上拉、下拉电阻导通，则此时a口的上拉驱动能力比h2偏弱，定义为h1；若预加重驱动电路两个下拉电阻同时导通下拉，此时的组合a口上拉能力比h1更弱，定义为h0。

同理，图中b口的主驱动电路一个输出电阻上拉，一个输出电阻下拉，形成“互拉”，定义为“m”，根据预加重驱动电路的不同状态，可以组合出“m1+”“m0”“m1-”三种状态。

c口的主驱动电路两个输出电阻下拉，定义为“l”，根据预加重驱动电路的不同状态，可以组合出“l0”“l1”“l2”三种状态。

关于“h”“m”“l”对电路电阻输出方式的定义同样适用于预加重驱动电路。

表4c-phy预加重驱动电路控制信号真值表

表4中说明的是下一周期预加重驱动电路的输出状态是由前一周期主驱动电路的状态决定的，表中主驱动电路的控制信号分别代表了两路上拉电阻导通(h)，一路上拉电阻一路下拉电阻导通(m)，两路下拉电阻(l)导通三种状态。

主驱动电路的“可调输出电阻1”和预加重驱动电路的“可调输出电阻2”阻值可以调节，根据上述对预加重工作原理的介绍，通过不同阻值的电阻组合，可以得到不同的信号输出幅度，以及信号预加重的强度。

可选的，在本实施例的基础上，每三个所述驱动子模块作为c-phy驱动电路的一个输出通道，以实现c-phy驱动电路的多输出。

具体的，若有十个驱动子模块，则有10个输出口。为了方便，我们命名为a,b,c,d,e,f,g,h,i,j十个输出口，作为c-phy使用时，abc,def,ghi组成3个完整的cphy输出通道，j输出口不使用。

本实施例给出了复用驱动模块104作为c-phy驱动电路的控制过程，进而可以根据本实施例中的控制过程使用复用驱动模块104。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。