一种逐次逼近型模数转换器的制作方法

本发明属于数模转换领域，具体涉及一种逐次逼近型模数转换器。

背景技术：

近些年数字技术的飞速发展导致了各种系统对模数转换器的要求也越来越高，新型的模数转换技术不断涌现。

将sigma-deltaadc的噪声整形技术与saradc相结合，能够sar在高分辨率应用中的局限性。能够在保证低功耗的前提下实现高精度的应用。

在目前存在的噪声整形saradc结构中，在仅存在误差反馈的架构中能够从saradc的电容阵列的极板上取出量化误差q。但是在存在前馈通路时，在电容阵列上取出的并不是量化误差，这使得在实现噪声传递函数(ntf)的过程中存在着较多的限制。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种逐次逼近型模数转换器。本发明要解决的技术问题通过以下技术方案实现：

一种逐次逼近型模数转换器，包括：第一信号输入端、第二信号输入端、第一自举开关、第二自举开关、差分电容阵列，比较器、sar逻辑模块和寄存器；

所述第一自举开关的输入端与所述第一信号输入端连接，所述第二自举开关的输入端与所述第二信号输入端连接；

所述差分电容阵列设置于所述第一自举开关和所述第二自举开关与所述比较器之间，所述差分电容阵列的第一输入端与所述第一自举开关的输出端连接，所述差分电容阵列的第二输入端与所述第二自举开关的输出端连接，所述差分电容阵列的第一输出端与所述比较器的第一同相输入端连接，所述差分电容阵列的第二输出端与所述比较器的第一反相输入端连接；

所述比较器的信号输出端与所述sar逻辑模块的信号输入端连接，所述比较器的ready信号输出端与所述sar逻辑模块的ready信号输入端连接，所述sar逻辑模块的信号输出端与所述寄存器的输入端连接；所述sar逻辑模块的控制信号输出端与所述差分电容阵列的控制信号输入端连接。

在本发明的一个实施例中，还包括第一前馈通路模块和第二前馈通路模块，所述第一前馈通路模块的输入端与所述差分电容阵列的第一余差信号输出端连接，所述第一前馈通路模块的第一输出端、第二输出端分别与所述比较器的第二同相输入端、第三同相输入端连接；所述第二前馈通路模块的输入端与所述差分电容阵列的第二余差信号输出端连接，所述第二前馈通路模块的第三输出端、第四输出端分别与所述比较器的第二反相输入端、第三反相输入端连接。

在本发明的一个实施例中，所述差分电容阵列包括第一电容器阵列和第二电容器阵列；所述第一电容器阵列的输入端与第一信号输入端所述第一电容器阵列的输出端与所述比较器的第一同相输入端连接；所述第二电容器阵列的输入端与所述第二信号输入端连接，所述第二电容器阵列的输出端与所述比较器的第一反相输入端连接；所述sar逻辑模块的控制信号输出端包括第一控制信号输出端和第二控制信号输出端，所述第一控制信号输出端和所述第二控制信号输出端分别与所述第一电容器阵列和所述第二电容器阵列连接。

在本发明的一个实施例中，所述第一前馈通路模块和所述第二前馈通路模块均包括噪声耦合环路、fir滤波器电路、iir滤波器电路，所述第一前馈通路模块的fir滤波器电路的输入端与所述第一电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第二电容器阵列的冗余电容cr的上极板连接，所述第一前馈通路模块的fir滤波器电路的第一输出端与噪声耦合环路的第一输入端连接，所述第一前馈通路模块的fir滤波器电路的第二输出端与所述iir滤波器的输入端连接，所述iir滤波器的第一输出端与所述噪声耦合环路的第二输入端连接，所述噪声耦合环路的输出端与所述比较器的第三同相输入端连接，所述fir滤波器的第二输出端与所述比较器的第二同向输入端连接；所述第二前馈通路模块的fir滤波器电路的输入端与所述第二电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第二电容器阵列的冗余电容cr的上极板连接，所述第二前馈通路模块的fir滤波器电路的第一输出端与所述噪声耦合环路的第一输入端连接，所述第二前馈通路模块的fir滤波器电路的第二输出端与所述iir滤波器的输入端连接，所述iir滤波器的第一输出端与所述噪声耦合环路的第二输入端连接，所述噪声耦合环路的输出端与所述比较器的第三反相输入端连接，所述fir滤波器的第二输出端与所述比较器的第二反相输入端连接。

在本发明的一个实施例中，还包括抽取滤波器，所述抽取滤波器的输入端与所述寄存器的输出端连接。

在本发明的一个实施例中，所述第一电容器阵列、所述第二电容器阵列均包括：冗余电容cr、若干依次并行连接的加权电容器组c0、c1...cn-1，其中冗余电容是电容量为c，第一加权电容器组包括一个电容量为c的电容；第二加权电容器组c2包括一个电容量为2c的电容；第n-1加权电容器组包括电容cn-1，电容量为2^n-1c，n≥2。

在本发明的一个实施例中，所述第一电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第一电容器阵列的冗余电容cr的上极板接第一信号输入端，所述第一电容器阵列的加权电容器组c0、c1...cn-2的下极板连接第一单刀多掷开关组sn，所述第一单刀多掷开关组sn选择性连接电源端vref、参考电源端vcm或接地端gnd，所述第一电容器阵列的冗余电容cr的参考电源端vcm，所述sar逻辑模块的控制信号输出端与所述第一单刀多掷开关组sn连接。

在本发明的一个实施例中，所述第二电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第二电容器阵列的冗余电容cr的上极板接第二信号输入端，所述第二电容器阵列的加权电容器组c0、c1...cn-2的下极板连接第二单刀多掷开关组sp，所述第二单刀多掷开关组sp选择性连接电源端vref、参考电源端vcm或接地端gnd，所述第二电容器阵列的冗余电容cr的参考电源端vcm，所述sar逻辑模块的控制信号输出端与所述第二单刀多掷开关组sp连接。

在本发明的一个实施例中，所述第一电容器阵列还包括第一信号开关sin，所述第一单刀多掷开关组sn通过所述第一信号开关sin与所述第一电容器阵列的加权电容器组c0、c1...cn-2下极板连接。

在本发明的一个实施例中，所述第二电容器阵列还包括第二信号开关sip，所述第二单刀多掷开关组sp通过所述第二信号开关sip与所述第二电容器阵列的加权电容器组c0、c1...cn-2下极板连接。

本发明的有益效果：

本发明的逐次逼近型模数转换器通过差分电容阵列、比较器和sar逻辑模块实现了三阶噪声整形逐次逼近型模数转换器，使得模数转换器功耗低、结构简单。还增加了前馈通路模块，可以通过前馈模块得到量化的误差值，并通过量化误差q提升噪声传递函数(ntf)的阶数，从而将前馈与误差反馈结构结合并通过噪声耦合技术实现了在原有两阶的基础上增加了一阶噪声整形，从而实现三阶整形。

附图说明

图1是本发明实施例提供的一种逐次逼近型模数转换器的结构示意图；

图2是本发明另一种实施例提供的一种逐次逼近型模数转换器的结构示意图；

图3是本发明实施例提供的一种逐次逼近型模数转换器第一前馈通路模块的电路示意图；

图4是本发明实施例提供的一种逐次逼近型模数转换器第二前馈通路模块的电路示意图；

图5是本发明实施例提供的一种逐次逼近型模数转换器的时序图；

图6是本发明实施例提供的一种逐次逼近型模数转换器的信号流图；

图7是本发明实施例提供的一种逐次逼近型模数转换器提取量化误差的信号流图；

图8是本发明实施例提供的一种逐次逼近型模数转换器提取量化误差的具体信号流图；

图9是本发明实施例提供的一种逐次逼近型模数转换器的噪声传递函数的波特图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的一种逐次逼近型模数转换器的结构示意图，一种逐次逼近型模数转换器，包括：第一信号输入端、第二信号输入端、第一自举开关、第二自举开关、差分电容阵列，比较器、sar逻辑模块和寄存器；

所述第一自举开关的输入端与所述第一信号输入端连接，所述第二自举开关的输入端与所述第二信号输入端连接；

所述差分电容阵列设置于所述第一自举开关和所述第二自举开关与所述比较器之间，所述差分电容阵列的第一输入端与所述第一自举开关的输出端连接，所述差分电容阵列的第二输入端与所述第二自举开关的输出端连接，所述差分电容阵列的第一输出端与所述比较器的第一同相输入端连接，所述差分电容阵列的第二输出端与所述比较器的第一反相输入端连接；

所述比较器的信号输出端与所述sar逻辑模块的信号输入端连接，所述比较器的ready信号输出端与所述sar逻辑模块的ready信号输入端连接，所述sar逻辑模块的信号输出端与所述寄存器的输入端连接；所述sar逻辑模块的控制信号输出端与所述差分电容阵列的控制信号输入端连接。

具体的，第一信号输入端、第二信号输入端分别用于产生第一输入信号vin和第二输入信号vip，第一自举开关对第一输入信号vin进行采样得到第一离散模拟信号vxn并发送至差分电容阵列，第二自举开关对第二输入信号vip进行采样得到第二离散模拟信号vxp并发送至差分电容阵列，比较器通过将采样在差分电容阵列上的第一离散模拟信号vxn和第二离散模拟信号vxp进行比较，并输出比较结果di，与此同时比较器的ready信号输出端输出ready信号，并用以控制sar逻辑模块将比较结果di存储起来并产生控制信号来改变差分电容阵列上的电压值用来进行下一次比较，sar逻辑模块根据比较结果di得到用于控制差分电容阵列的控制信号ctr用以控制差分电容阵列上vxp和vxn的值，当比较器完成9次比较后，寄存器将n次的比较结果d8-d0在同一的时钟控制下输出。

请参见图2，图2是本发明另一种实施例提供的一种逐次逼近型模数转换器的结构示意图，在本发明的一个实施例中，还包括第一前馈通路模块和第二前馈通路模块，所述第一前馈通路模块的输入端与所述差分电容阵列的第一余差信号输出端连接，所述第一前馈通路模块的第一输出端、第二输出端分别与所述比较器的第二同相输入端、第三同相输入端连接；所述第二前馈通路模块的输入端与所述差分电容阵列的第二余差信号输出端连接，所述第二前馈通路模块的第三输出端、第四输出端分别与所述比较器的第二反相输入端、第三反相输入端连接。

在本发明的一个实施例中，所述差分电容阵列包括第一电容器阵列和第二电容器阵列；所述第一电容器阵列的输入端与第一信号输入端所述第一电容器阵列的输出端与所述比较器的第一同相输入端连接；所述第二电容器阵列的输入端与所述第二信号输入端连接，所述第二电容器阵列的输出端与所述比较器的第一反相输入端连接；所述sar逻辑模块的控制信号输出端包括第一控制信号输出端和第二控制信号输出端，所述第一控制信号输出端和所述第二控制信号输出端分别与所述第一电容器阵列和所述第二电容器阵列连接。

具体的，电容ca、cb….cl的电容值分别为：18c，30c，30c，30c，20c，30c，12c，2c，1c，20c，1c，30c其中c为单位电容。

在本发明的一个实施例中，所述第一前馈通路模块和所述第二前馈通路模块均包括噪声耦合环路、fir滤波器电路、iir滤波器电路，所述第一前馈通路模块的fir滤波器电路的输入端与所述第一电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第二电容器阵列的冗余电容cr的上极板连接，所述第一前馈通路模块的fir滤波器电路的第一输出端与噪声耦合环路的第一输入端连接，所述第一前馈通路模块的fir滤波器电路的第二输出端与所述iir滤波器的输入端连接，所述iir滤波器的第一输出端与所述噪声耦合环路的第二输入端连接，所述噪声耦合环路的输出端与所述比较器的第三同相输入端连接，所述fir滤波器的第二输出端与所述比较器的第二同向输入端连接；所述第二前馈通路模块的fir滤波器电路的输入端与所述第二电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第二电容器阵列的冗余电容cr的上极板连接，所述第二前馈通路模块的fir滤波器电路的第一输出端与所述噪声耦合环路的第一输入端连接，所述第二前馈通路模块的fir滤波器电路的第二输出端与所述iir滤波器的输入端连接，所述iir滤波器的第一输出端与所述噪声耦合环路的第二输入端连接，所述噪声耦合环路的输出端与所述比较器的第三反相输入端连接，所述fir滤波器的第二输出端与所述比较器的第二反相输入端连接。

具体的，如图3和图4所示，第一前馈通路模块和所述第二前馈通路模块均包括21个开关s1、s2、s3…….s19和5个复位开关sr1、sr2、sr3、sr4、sr5、电容ca、cb、cc、cd、ce、cf、cg、ch、ci、cj、ck、cl、40倍放大器、28倍放大器、积分器。开关s1的一端接第一电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第一电容器阵列的冗余电容cr的上极板连接，另一端与40倍放大器的输入端连接，40倍放大器的输出端与开关s3的一端连接，开关s3的另一端与电容ch的上极板连接，电容ch的下极板接地；开关s2的一端与电容ch的上极板连接，另一端与电容ci的上极板连接，电容ci的下极板接地；第一复位开关sr1的一端与电容ci的上极板连接，另一端接地；40倍放大器的反相输出端开关s4的一端连接，开关s4的另一端与电容ca的上极板连接，电容ca的下极板接地；开关s6的一端接电容ca的上极板，另一端与电容cb的上基板连接，电容cb的下极板接地；40倍放大器的输出端还与开关s7的一端连接，开关s7的另一端分别与开关s5的一端、电容cc上极板连接，开关s5的另一端与电容cb的上极板连接，电容cc的下极板接地；开关s13的一端接电容cc的上极板，另一端接28倍放大器的输入端，28倍放大器的输出端与开关s14的一端连接，开关s14的另一端与电容cj的上极板连接，电容cj的下极板接地；开关s14的一端与电容cj的上极板连接，另一端与电容ck的上极板连接，电容ck的下极板接地；第三复位开关sr3的一端接电容ck上极板，另一端接地；开关s18的一端接电容ck的上极板，另一端与积分器的输入端连接，积分器的输出端与比较器的第三同相输入端连接(第二前馈通路模块中积分器的输出端与比较器的第三反相输入端连接)；第五复位开关sr5的一端接电容cb的上极板，另一端接地；第二复位开关的sr2的一端接电容cd的上极板，另一端接地；电容cd的下极板接地；开关s8的一端接电容cd的上极板，另一端接电容cc的上极板；开关s16的一端接电容cd的上极板，另一端接电容ce的上极板，电容ce下极板接地；开关s15的一端接电容ce，另一端接28倍放大器的输出端；开关s19的一端接电容ci的上极板，另一端接电容ck的上极板；开关s12的一端接电容cc上极板，另一端接电容cl上极板，电容cl的下极板接地，电容cl的上极板还与比较器的第二同相输入端连接(第二前馈通路模块中cl的上极板与比较器的第二反相输入端连接)；开关s9的一端接电容cc的上极板，另一端接电容cf的上极板，电容cf的下极板接地；第四复位开关sr4的一端接电容cf的上极板，另一端接地；开关s10的一端接电容cf的上极板，另一端接电容cg的上极板，电容cg下极板接地；开关s11的一端接电容cg的上极板，另一端接28倍放大器的反相输出端。

在本发明的一个实施例中，还包括抽取滤波器，所述抽取滤波器的输入端与所述寄存器的输出端连接。

具体的，由于本发明实施例采用过采样的方式对第一输入信号和第二输入信号进行采样，因此需要抽取滤波器对输出结果进行降采和滤波的操作。

在本发明的一个实施例中，所述第一电容器阵列、所述第二电容器阵列均包括：冗余电容cr、若干依次并行连接的加权电容器组c0、c1...cn-1，其中冗余电容是电容量为c，第一加权电容器组包括一个电容量为c的电容；第二加权电容器组c2包括一个电容量为2c的电容；第n-1加权电容器组包括电容cn-1，电容量为2^n-1c，n≥2。

在本发明的一个实施例中，所述第一电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第一电容器阵列的冗余电容cr的上极板接第一信号输入端，所述第一电容器阵列的加权电容器组c0、c1...cn-2的下极板连接第一单刀多掷开关组sn，所述第一单刀多掷开关组sn选择性连接电源端vref、参考电源端vcm或接地端gnd，所述第一电容器阵列的冗余电容cr的参考电源端vcm，所述sar逻辑模块的控制信号输出端与所述第一单刀多掷开关组sn连接。

在本发明的一个实施例中，所述第二电容器阵列的加权电容器组c0、c1...cn-2的上极板、所述第二电容器阵列的冗余电容cr的上极板接第二信号输入端，所述第二电容器阵列的加权电容器组c0、c1...cn-2的下极板连接第二单刀多掷开关组sp，所述第二单刀多掷开关组sp选择性连接电源端vref、参考电源端vcm或接地端gnd，所述第二电容器阵列的冗余电容cr的参考电源端vcm，所述sar逻辑模块的控制信号输出端与所述第二单刀多掷开关组sp连接。

具体的，第一电容器阵列的包括9个加权电容组，因此，可以得到第一加权电容器组的电容量为c、第二加权电容器组的电容量为2c、第三加权电容器组的电容量为4c、第四加权电容器组的电容量为8c、第五加权电容器组的电容量为16c、第六加权电容器组的电容量为32c、第七加权电容器组的电容量为64c、第八加权电容器组的电容量为128c、第九加权电容器组的电容量为256c、冗余电容cr的电容量为c。

在本发明的一个实施例中，所述第一电容器阵列还包括第一信号开关sin，所述第一单刀多掷开关组sn通过所述第一信号开关sin与所述第一电容器阵列的加权电容器组c0、c1...cn-2下极板连接。

在本发明的一个实施例中，所述第二电容器阵列还包括第二信号开关sip，所述第二单刀多掷开关组sp通过所述第二信号开关sip与所述第二电容器阵列的加权电容器组c0、c1...cn-2下极板连接。

进一步地，如图5所示，本发明实施例还包括时钟信号采样信号比较时钟信号第一复位时钟信号第二复位时钟信号第三复位时钟信号第一信号输入端和第二信号输入端在时钟信号的控制下，开关sin和开关sip导通，经第一自举开关和第二自举开关的采样得到第一离散模拟信号vxn和第二离散模拟信号vxp，并将第一离散模拟信号vxn和第二离散模拟信号vxp分别保持在差分电容阵列的第一电容阵列和第二电容阵列上；比较器在比较时钟信号的控制下完成9次比较，在输出数字码的同时将量化得到的余差vres存储在差分电容阵列上；在时钟信号的控制下，开关s1、s3、s4、s7导通，fir滤波器从差分电容阵列得到余差vres，第一前馈通路模块或第二前馈通路模块中的40倍放大器将余差信号vres放大40倍后存储在电容ca和电容cc和ch；在时钟的控制下，开关s2、s5导通，电容cb与电容cc完成电荷共享，电容ch与电容ci完成电荷共享；在时钟的控制下，开关s8、s19导通，电容cc与电容cd完成电荷共享，电容ci与电容ck完成电荷共享；在时钟的控制下，开关s6导通，电容cc与cf完成电荷共享，电容ca与电容cb完成电荷共享，此外，如图所示，前馈通路模块中包括两个相同的cf模块，cf模块包括开关s9、开关s10、第四复位开关sr4和电容cf，在时钟信号的控制下，且在同一周期内，时钟信号交替控制开关s10导通或关闭，并通过第二复位时钟信号第三复位时钟信号对电容cf进行复位，实现一阶延时功能；在时钟的控制下，开关s12、s18导通，电容cc与电容cl经开关导通完成电荷共享，实现一阶积分的功能，ck经积分器进行一阶理想积分并接入比较器的第三同相输入端(需要说明的是ca-cl中，仅有电容cl不需要每个周期清零，其中与40倍放大器和28倍放大器连接的电容cc、cl、ck通过40倍放大器和28倍放大器进行复位，电容ca-ck则由第一复位时钟信号第二复位时钟信号第三复位时钟信号进行复位，故而仅有电容cl具有积分功能)；在时钟的控制下，开关s11、s14、s15导通，28倍放大器将电容cc上存储的电荷进行28倍放大并将放大结果存储在28倍放大器输出端；在时钟的控制下，开关s16、s10、s17导通，cd与ce完成电荷共享，cf与cg完成电荷共享，cj与ck完成电荷共享，此外，在不同周期内，时钟对开关s9、s10进行交替控制，实现一阶延时的功能。每一周期结束后，在第一复位时钟信号的控制下复位开关sr1、sr2、sr3、sr5导通。

具体的，各个信号节点处的关系表达式为：

如图6所示，vin(z)+vint(z)z^-1+(1+z^-1)q＝dout(z)，其中vin(z)为输入信号在z域的表现形式，vint(z)为余差信号vres在经过传输函数h(z)后的表现形式，q为量化误差，dout(z)为输出信号在z域的表现形式；vres(z)＝vin(z)-dout(z)，vint(z)＝vres(z)·h(z)，其中，h(z)为前馈通路上的传输函数在z域的表现形式，根据上式可得到，如图7和图8所示，

具体的，通过将节点vres与上一时刻的vint节点的电压相加在进行积分就可以得到本周期的误差q的相反数，通过将得到的量化误差q进行相应的处理即在原有的基础上提升噪声传递函数ntf的阶数。通过将得到的量化误差的值直接接入到比较器输入端，实现了在原有基础上增加了一阶噪声整形。

具体的，如图9所示，噪声耦合环路实现的传输函数为h1(z)＝1-z^-1。与不增加噪声耦合环路噪声传递函数ntf的波特图相比较，增加噪声耦合环路噪声传递函数的情况下adc可以对低频噪声具有额外20db的抑制能力，提升了一阶噪声整形的效果，因此得到噪声传递函数的表达式为：

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。