漏电流降低型射频开关装置的制作方法

本申请要求于2018年7月9日在韩国知识产权局提交的第10-2018-0079377号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。

以下描述涉及一种能够降低漏电流的射频开关装置。

背景技术：

通常，射频开关装置可包括串联开关电路和并联开关电路。串联开关电路和并联开关电路中的每个可包括串联连接的多个mos晶体管。

供应到多个mos晶体管的栅极的栅极电压用于控制导通截止切换。例如，为了控制多个mos晶体管处于导通状态，供应高于导通电压的栅极电压，并且为了控制多个mos晶体管处于截止状态，供应低于截止电压的栅极电压。例如，低于截止电压的栅极电压可以是零电压，但是在这种情况下，存在隔离特性可能劣化的缺点。

为了克服隔离特性劣化的缺点，已经提出了一种包括用于产生负栅极电压的负电路的射频开关装置，以通过产生更明确的截止状态来改善隔离特性。

此外，为了获得与负栅极电压相同的效果，提出了一种用于向栅极提供零电压和向信号线提供高于栅极电压的偏置电压的射频开关，以将并联开关电路保持处于截止状态。这在第10-1823269号韩国专利注册中描述。

然而，存在的缺点在于，由于提供给信号线的偏置电压，并联开关电路(其一端连接到信号线而另一端连接到地)的两端电压变为偏置电压，使得漏电流通过处于截止状态的并联开关电路流到地。也就是说，存在如下问题：即使当并联开关电路中的多个mos晶体管处于截止状态时，漏极-源极电阻也连接在多个mos晶体管中的每个的漏极和源极之间，并且通过每个mos晶体管的漏极-源极电阻发生电流消耗。

技术实现要素：

提供本发明内容以按照简化形式介绍选择的构思，以下在具体实施方式中进一步描述所述构思。本发明内容既不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。

在一个总体方面，一种漏电流降低型射频开关装置包括：第一串联开关电路，连接在第一端子和第二端子之间；第一并联开关电路，连接在所述第一串联开关电路的一端和地之间；电压产生电路，被配置为产生将输出到所述第一串联开关电路的第一栅极电压，产生将输出到所述第一并联开关电路的第二栅极电压，并且产生偏置电压以控制所述第一并联开关电路进入截止状态，所述偏置电压高于所述第二栅极电压，其中，基于电池电压产生所述第一栅极电压、所述第二栅极电压和所述偏置电压；第一电阻电路，连接在信号线和所述电压产生电路的偏置电压端子之间，所述信号线连接在所述第一端子和所述第二端子之间；以及第二电阻电路，连接在所述电压产生电路的所述偏置电压端子和所述第一并联开关电路的接地端子之间。

所述第一电阻电路可包括连接在所述电压产生电路的所述偏置电压端子和所述信号线之间的第一电阻器，并且所述第二电阻电路可包括连接在所述电压产生电路的所述偏置电压端子和所述接地端子之间的第二电阻器。

所述第一电阻电路的第一电阻值可等于处于截止状态的所述第一并联开关电路的电阻值和所述第二电阻电路的电阻值的组合。

所述第一串联开关电路可包括串联连接在所述第一端子和所述第二端子之间的第一mos晶体管至第nmos晶体管，并且其中，所述第一mos晶体管至第nmos晶体管的栅极从所述电压产生电路接收所述第一栅极电压。

所述第一并联开关电路可包括串联连接在所述第一串联开关电路的一端和所述地之间的第一mos晶体管至第nmos晶体管，并且其中，所述第一mos晶体管至第nmos晶体管的栅极从所述电压产生电路接收所述第二栅极电压。

所述电压产生电路可被配置为：在信号传输模式下，使用所述第一栅极电压、所述第二栅极电压和所述偏置电压来控制所述第一串联开关电路的导通状态和所述第一并联开关电路的截止状态，并且在信号关闭模式下，使用所述第一栅极电压、所述第二栅极电压和所述偏置电压来控制所述第一串联开关电路的截止状态和所述第一并联开关电路的导通状态。

在另一总体方面，一种漏电流降低型射频开关装置可包括：第一串联开关电路，连接在第一端子和第二端子之间；第一并联开关电路，连接在所述第一串联开关电路的一端和地之间；电压产生电路，被配置为：产生将输出到所述第一串联开关电路的第一栅极电压，产生将输出到所述第一并联开关电路的第二栅极电压，并且产生偏置电压以控制所述第一并联开关电路进入截止状态，所述偏置电压高于所述第二栅极电压，其中，基于电池电压产生所述第一栅极电压、所述第二栅极电压和所述偏置电压；第一电阻电路，连接在信号线和所述电压产生电路的偏置电压端子之间，所述信号线在所述第一端子和所述第二端子之间；以及第一电容器电路，连接在所述第一并联开关电路的接地端子和所述地之间以阻隔直流电流。

所述漏电流降低型射频开关装置还可包括：第二电阻电路，连接在所述电压产生电路的所述偏置电压端子和所述第一并联开关电路的所述接地端子之间。

所述第一电阻电路可包括连接在所述电压产生电路的所述偏置电压端子和所述信号线之间的第一电阻器，并且所述第二电阻电路可包括连接在所述电压产生电路的所述偏置电压端子和所述接地端子之间的第二电阻器。

所述第一电阻电路的第一电阻值可等于处于截止状态的所述第一并联开关电路的电阻值和所述第二电阻电路的电阻值的组合。

所述第一串联开关电路可包括串联连接在所述第一端子和所述第二端子之间的第一mos晶体管至第nmos晶体管，并且其中，所述第一mos晶体管至第nmos晶体管的栅极从所述电压产生电路接收所述第一栅极电压。

所述第一并联开关电路可包括串联连接在所述第一串联开关电路的所述一端和所述地之间的第一mos晶体管至第nmos晶体管，并且其中，所述第一mos晶体管至第nmos晶体管的栅极从所述电压产生电路接收所述第二栅极电压。

所述电压产生电路可被配置为：在信号传输模式下，使用所述第一栅极电压、所述第二栅极电压和所述偏置电压来控制所述第一串联开关电路的导通状态和所述第一并联开关电路的截止状态，并且在信号关闭模式下，使用所述第一栅极电压、所述第二栅极电压和所述偏置电压来控制所述第一串联开关电路的截止状态和所述第一并联开关电路的导通状态。

所述第一电容器电路可包括：第一电容器，连接在所述第一并联开关电路的所述接地端子和所述地之间以阻隔直流电流；以及esd保护电路，与所述第一电容器并联连接以恒定地保持所述第一电容器的两端的电压。

所述第一电阻电路可至少包括始终处于截止状态的第一mos晶体管以提供截止电阻，其中，处于所述截止状态的所述第一mos晶体管被配置为提供用于保护所述第一电容器电路免受静电放电(esd)影响的esd放电路径。

在另一总体方面，一种射频开关装置包括：射频开关电路，连接在第一端子和第二端子之间；以及电压产生电路，根据频带选择信号产生用于切换所述射频开关电路的第一栅极电压、第二栅极电压和高于所述第二栅极电压的偏置电压。

所述电压产生电路可包括：动态偏置电路，用于输入电池电压和参考电压并且输出所述偏置电压和缓冲电压；以及开关控制电路，用于输入所述缓冲电压并且输出所述第一栅极电压和所述第二栅极电压。

所述开关控制电路可包括：电平移位器，使用所述电池电压和所述缓冲电压来移位所述频带选择信号的电压电平；以及缓冲器电路，用于根据电平移位后的频带选择信号来产生所述第一栅极电压和所述第二栅极电压。

所述射频开关装置可包括：电阻电路，连接在所述电压产生电路的偏置电压端子和所述射频开关电路之间；以及电容器电路，连接在所述射频开关电路和地之间。

所述电容器电路可包括并联连接的恒定电压器件和电容器。

通过以下具体实施方式、附图以及权利要求，其他特征和方面将是显而易见的。

附图说明

图1是根据示例的射频开关装置的示图。

图2是根据示例的射频开关装置的示图。

图3是根据示例的射频开关装置的示图。

图4是根据示例的射频开关装置的示图。

图5是根据示例的第一串联开关电路和第一并联开关电路的示图。

图6是根据示例的第一电容器电路的示图。

图7是根据示例的第一电阻电路的示图。

图8是图7的第一电阻电路的实现示图。

图9是根据示例的射频开关装置的第一应用。

图10是根据示例的射频开关装置的第二应用。

图11是根据示例的电压产生电路的示图。

在整个附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按比例绘制，并且为了清楚、说明和方便，可夸大附图中的元件的相对尺寸、比例和描绘。

具体实施方式

提供以下具体实施方式以帮助读者获得对在此所描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，在此所描述的方法、设备和/或系统的各种改变、修改及等同物将是显而易见的。例如，在此所描述的操作的顺序仅仅是示例，并且不限于在此所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可对在此所描述的操作的顺序做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。

在此所描述的特征可以以不同的形式实施，并且不应被解释为限于在此所描述的示例。更确切地说，已经提供了在此所描述的示例，仅仅是为了示出在理解本申请的公开内容之后将是显而易见的实现在此描述的方法、设备和/或系统的诸多可行方式中的一些可行方式。

这里，应注意，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这种特征的至少一个示例或实施例，而所有示例和实施例不限于此。

在整个说明书中，当元件(诸如，层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。

如在此所使用的，术语“和/或”包括相关所列项中的任意一个和任意两个或更多个的任意组合。

尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分相区分。因此，在不脱离示例的教导的情况下，在此所描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。

为了易于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间关系术语，以描述如附图所示的一个元件与另一元件的关系。这样的空间关系术语意图除了包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件在“上方”或“上面”的元件随后将相对于另一元件在“下方”或“下面”。因此，术语“上方”根据装置的空间方位而包含“上方”和“下方”两种方位。所述装置还可以以其他方式定位(例如，旋转90度或处于其他方位)，并将对在此使用的空间关系术语做出相应的解释。

在此使用的术语仅用于描述各种示例，而不用于限制本公开。除非上下文另外清楚地指明，否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在的所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。

由于制造技术和/或公差，可出现附图中所示的形状的变化。因此，在此所描述的示例不限于附图中所示的特定形状，而是包括在制造期间出现的形状的改变。

可按照在理解本申请的公开内容之后将显而易见的各种方式组合在此描述的示例的特征。此外，尽管在此描述的示例具有各种构造，但是在理解本申请的公开内容之后将显而易见的其他构造是可行的。

在下文中，将参照附图详细描述示例。

图1是根据示例的射频开关装置的示图。图2是根据示例的射频开关装置的示图。

参照图1和图2，射频开关装置可包括第一串联开关电路se1、第一并联开关电路sh1、电压产生电路100、第一电阻电路200和第二电阻电路300。

第一串联开关电路se1可至少包括连接在第一端子t1和第二端子t2之间的第一串联晶体管m10。

第一并联开关电路sh1可至少包括连接在第一串联开关电路se1的一端n1和地之间的第一并联晶体管m20。

电压产生电路100可产生将输出到第一串联开关电路se1的第一栅极电压vg1和将输出到第一并联开关电路sh1的第二栅极电压vg2，并且产生高于第二栅极电压vg2(例如，0v)的偏置电压vbias(例如，1.2v)以控制第一并联开关电路sh1进入截止状态，其中，基于电池电压vbat产生所述第一栅极电压vg1、所述第二栅极电压vg2和所述偏置电压vbias。

第一电阻电路200可连接在第一端子t1和第二端子t2之间的信号线sl(例如，第一并联开关电路sh1的源极)与电压产生电路100的偏置电压vbias端子之间，并且可将从电压产生电路100输出的偏置电压vbias提供给信号线sl。

例如，为了将第一并联开关电路sh1控制为截止状态，第二栅极电压vg2可以是0v并且偏置电压vbias可以是1.2v，并且因此，相对于信号线，存在向栅极提供负电压的效果，并且因此第一并联开关电路sh1可处于更明确的截止状态。

第二电阻电路300可连接在电压产生电路100的偏置电压vbias端子和第一并联开关电路sh1的接地端子tg之间，并且可将从电压产生电路100输出的偏置电压vbias提供给接地端子tg。

例如，第一电阻电路200可包括连接在电压产生电路100的偏置电压vbias端子和信号线sl之间的第一电阻器r20。第二电阻电路300可包括连接在电压产生电路100的偏置电压vbias端子和接地端子tg之间的第二电阻器r30。

例如，第一电阻电路200的第一电阻值可与截止状态下的第一并联开关电路sh1的电阻值和第二电阻电路300的电阻值的组合电阻相同。

在图1中，如果通过添加第二电阻电路300的第二电阻器r30使第一并联开关电路sh1的两端的电位相同，则流过第一并联开关电路sh1的两端的电流接近于0。然而，通过第二电阻电路300从偏置电压vbias端子流到地的电流仍然存在。为了使其最小化，第二电阻电路300的第二电阻器r30的值可足够大。另一方面，如果未应用第二电阻电路300，则第一串联开关电路se1的一端(或第一并联开关电路sh1的一端)n1的电压和偏置电压vbias被分配为第一电阻电路200的电阻与第一并联开关电路sh1的截止电阻之比。在这种情况下，第一串联开关电路se1的一端n1的电压可低于偏置电压vbias。

然而，如果增加第二电阻电路300的第二电阻器r30，则由于不产生电流路径(没有电压差)，因此第一串联开关电路se1的一端n1的电压保持为偏置电压vbias。

将参照图3描述用于移除通过第二电阻电路300流到地的电流的示例。

参照图2，射频开关装置还可包括第三电阻电路150。第三电阻电路150可连接在第一端子t1和电压产生电路100的偏置电压vbias端子之间，并将从电压产生电路100输出的偏置电压vbias提供给第一端子t1(例如，第一串联开关电路se1的漏极)。

针对每个附图，对于具有相同附图标记和相同功能的组件，可省略不必要的冗余说明，而可解释每个附图的不同之处。

图3是根据示例的射频开关装置的示图。图4是根据示例的射频开关装置的示图。

参照图3和图4，射频开关装置可包括第一串联开关电路se1、第一并联开关电路sh1、电压产生电路100、第一电阻电路200、第二电阻电路300(图4)和第一电容器电路400。

第一串联开关电路se1可至少包括连接在第一端子t1和第二端子t2之间的第一串联晶体管m10。

第一并联开关电路sh1可至少包括连接在第一串联开关电路se1的一端n1和地之间的第一并联晶体管m20。

电压产生电路100可产生将输出到第一串联电路se1的第一栅极电压vg1和将输出到第一并联开关电路sh1的第二栅极电压vg2，并且产生高于第二栅极电压vg2(例如，0v)的偏置电压vbias(例如，1.2v)以控制第一并联开关电路sh1进入截止状态，其中，基于电池电压vbat产生所述第一栅极电压vg1、所述第二栅极电压vg2和所述偏置电压vbias。

第一电阻电路200可连接在第一端子t1和第二端子t2之间的信号线sl与电压产生电路100的偏置电压vbias端子之间。例如，为了将第一并联开关电路sh1控制为截止状态时，第二栅极电压vg2可以是0v并且偏置电压vbias可以是1.2v，并且因此，相对于信号线，存在向栅极提供负电压的效果，并且因此第一并联开关电路sh1可处于更明确的截止状态。

第二电阻电路300可连接在电压产生电路100的偏置电压vbias端子和第一并联开关电路sh1的接地端子tg之间。

第一电容器电路400可连接在第一并联开关电路sh1的接地端子tg和地gnd之间，以阻隔直流电流。

第一电阻电路200可包括连接在电压产生电路100的偏置电压vbias端子和信号线sl之间的第一电阻器r20。第二电阻电路300可包括连接在电压产生电路100的偏置电压vbias端子和接地端子tg之间的第二电阻器r30。第一电容器电路400可包括第一电容器c40。

第一电阻电路200的第一电阻值可与截止状态下的第一并联开关电路sh1的电阻值和第二电阻电路300的电阻值的组合电阻相同。

图5是根据示例的第一串联开关电路和第一并联开关电路的示图。

参照图5，第一串联开关电路se1可包括在第一端子t1和第二端子t2之间串联连接的第一mos晶体管m11至第nmos晶体管m1n。第一mos晶体管m11至第nmos晶体管m1n的栅极可从电压产生电路100接收第一栅极电压vg1。

第一并联开关电路sh1可包括在第一串联开关电路se1的一端n1与地之间串联连接的第一mos晶体管m21至第nmos晶体管m2n。第一mos晶体管m21至第nmos晶体管m2n的栅极可从电压产生电路100接收第二栅极电压vg2。

参照图1至图5，电压产生电路100可在信号传输模式下使用第一栅极电压vg1(例如，2.4v)、第二栅极电压vg2(例如，0v)和偏置电压vbias(例如，1.2v)以控制第一串联开关电路se1的导通状态和第一并联开关电路sh1的截止状态。

电压产生电路100还可在信号关闭模式下使用第一栅极电压vg1(例如，0v)、第二栅极电压vg2(例如，2.4v)和偏置电压vbias(例如，1.2v)以控制第一串联开关电路se1的截止状态和第一并联开关电路sh1的导通状态。

图6是根据示例的第一电容器电路的示图。

参照图6，第一电容器电路400可包括第一电容器c40和静电放电(esd)保护电路410。

第一电容器c40可连接在第一并联开关电路sh1的接地端子和地之间以阻隔直流电流。

esd保护电路410可与第一电容器c40并联连接，并且可恒定地保持第一电容器c40的两端的电压，以便保护第一电容器c40免受诸如esd等的过电压影响。

例如，esd保护电路410可包括诸如二极管的恒定电压器件。

图7是根据示例的第一电阻电路的示图。

参照图7，第一电阻电路200-1可至少包括始终处于截止状态以提供截止电阻的开关m31。开关m31可包括mos晶体管，处于截止状态的mos晶体管可提供esd放电路径，用于保护第一电容器电路400免受静电放电(esd)影响。

参照图1，当在第二端子t2发生esd事件时，通过第一并联开关电路sh1向地放电。通常，第一并联开关电路sh1和第一串联开关电路se1的晶体管被配置为相对大的nmos，并且作为npn结被重复连接的结构的堆叠结构的nmos可用作esd放电路径，并且因此不需要单独的放电电路。

然而，在图3的情况下，当第一并联开关电路sh1和第一串联开关电路se1的esd放电路径被第一电容器电路400阻隔并且发生esd事件时，第一电容器电路400可能被击穿。

为了解决这个问题，如果在第二端子t2使用包括始终处于截止状态的开关m31的第一电阻电路200-1，则第一电阻电路200-1的开关m31可提供截止电阻并同时提供esd放电路径。产生的esd放电路径可从第二端子t2经由开关m31放电到电压产生电路100中的地。

在这种情况下，电压产生电路100可包括esd保护电路，诸如，用于在其中放电的二极管。

图8是图7的第一电阻电路的示图。

参照图7和图8，第一电阻电路200-1可包括始终处于截止状态并且串联连接以提供截止电阻的第一mos晶体管m31至第nmos晶体管m3n。处于截止状态的第一mos晶体管m31至第nmos晶体管m3n可提供esd放电路径以保护第一电容器电路400免受静电放电(esd)影响。

图9是根据示例的射频开关装置的第一应用示例。

参照图9，射频开关装置可包括第一射频开关电路sw1至第n射频开关电路swn。

第一射频开关电路sw1至第n射频开关电路swn可包括串联开关se1至sen和并联开关sh1至shn。

电压产生电路100可产生栅极电压vg1-1至vgn-1以及vg1-2至vgn-2，并且分别将栅极电压vg1-1至vgn-1以及vg1-2至vgn-2提供给第一射频开关电路sw1至第n射频开关电路swn，并且产生偏置电压vbias1至vbiasn，并通过第一电阻电路200-1至200-n以及第二电阻电路300-1至300-n分别向第一射频开关电路sw1至第n射频开关电路swn提供偏置电压vbias1至vbiasn。

图10是根据示例的射频开关装置的第二应用示例。

参照图10，射频开关装置可包括第一射频开关电路sw1至第n射频开关电路swn。

第一射频开关电路sw1至第n射频开关电路swn可包括串联开关se1至sen和并联开关sh1至shn。

电压产生电路100可产生栅极电压vg1-1至vgn-1以及vg1-2至vgn-2并将栅极电压vg1-1至vgn-1以及vg1-2至vgn-2分别提供给第一射频开关电路sw1至第n射频开关电路swn，并且产生偏置电压vbias1至vbiasn，并通过第一电阻电路200-1至200-n将偏置电压vbias1至vbiasn分别提供给第一射频开关电路sw1至第n射频开关电路swn。

射频开关装置可包括第一电容器电路400-1至第n电容器电路400-n。

第一电容器电路400-1至第n电容器电路400-n中的每个可连接在第一并联开关电路sh1至第n并联开关电路shn中的每个的接地端子tg与地gnd之间以阻隔直流电流。

图11是根据示例的电压产生电路的示图。

参照图11，电压产生电路100可根据频带选择信号bs使用电池电压vbat和参考电压vref产生用于切换第一射频开关电路sw1的第一栅极电压vg1和第二栅极电压vg2、第一基体电压vb1和第二基体电压vb2以及偏置电压vbias。

例如，电压产生电路100包括动态偏置电路110和开关控制电路120。开关控制电路120可包括电平移位器121和缓冲器电路122。

电平移位器121可使用电池电压vbat和缓冲电压vbuffer来移位频带选择信号bs的电压电平。

缓冲器电路122可根据由电平移位器121电平移位的频带选择信号bs产生用于切换第一射频开关电路sw1的第一栅极电压vg1和第二栅极电压vg2，并产生第一基体电压vb1和第二基体电压vb2。这在第10-1823269号韩国专利注册中被更详细地描述。

这些示例提供了能够通过偏置电压阻碍直流电流流动的漏电流降低型射频开关装置，为了防止由提供给漏极(或源极)的偏置电压引起的电流泄漏而控制多个堆叠的晶体管进入截止状态。

射频开关装置的电压产生电路可在计算环境中实现，其中处理器(例如，中央处理单元(cpu)、图形处理单元(gpu)、微处理器、专用集成电路(asic)、现场可编程门阵列(fpga)等)、存储器(例如，易失性存储器(例如，ram等)、非易失性存储器(例如，rom、闪存等))、输入装置(例如，键盘、鼠标、笔、语音输入装置、触摸输入装置、红外相机、视频输入装置等)、输出装置(例如，显示器、扬声器、打印机等)和通信连接器(例如，调制解调器、网络接口卡(nic)、集成网络接口、无线频率发送器/接收器、红外端口、usb连接器等)彼此互连(例如，外围组件互连(pci)、usb、固件(ieee1394)、光学总线结构、网络等)。

计算环境可实现为包括个人计算机、服务器计算机、手持或膝上型装置、移动装置(移动电话、pda、媒体播放器等)、多处理器系统、消费电子装置、小型计算机、主机计算机、任意描述的系统或装置的分布式计算环境，但不限于此。

如上所述，为了控制多个堆叠的晶体管进入截止状态，在用于向漏极(或源极)提供偏置电压并同时向栅极提供零电压的结构中，通过偏置电压阻碍直流电流的流动，并且因此可防止由偏置电压引起的电流消耗。

虽然本公开包括特定的示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式和细节上的各种改变。在此所描述的示例将仅被视为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似的特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件，和/或用其他组件或者它们的等同物来替换或者补充描述的系统、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变化将被解释为被包括在本公开中。