信号处理装置及信号处理方法与流程

本发明涉及一种有限脉冲响应(finiteimpulseresponse，fir)滤波技术，尤其涉及一种应用有限脉冲响应滤波的信号处理装置及信号处理方法。
背景技术：
：在现有音频处理技术中，将先在前端调整等化器(equalizer，eq)以平衡双声道音场，再将调整好的信号提供给音效处理技术(杜比(dolby)或数字影音系统(digitaltheatersystem，dts)使用。为了提供完整的信号给音效处理技术来进行合适的调整，有限脉冲响应滤波器是经常被用来调整等化器的技术，从而达到稳定且不造成信号扭曲的功效。然而，使用有限脉冲响应滤波器恐会面临某种特殊状况，此状况需要较高阶数才能达到较理想效果。具有较锐利的频率选择能力的理想滤波器对信号滤波后在通带内的能量应该与输入信号维持不变，且通带以外最好是没有信号且其能量应为负无穷大。在传统的有限脉冲响应滤波器应用上，为了使通带内的能量越大且通带外的能量越小，结果通常会伴随着较长时间延迟的问题。若影片的速度和声音的延迟超过10毫秒(ms)，使用者很容易察觉声音的延迟情况。此外，音效处理技术也需要5毫秒以上的延迟时间。由此可知，维持通带内能量强度并能同时减少时间延迟是相关研究人员努力的目标之一。技术实现要素：本发明提供一种信号处理装置、信号处理方法及非暂态电脑可读取记录媒体，其可在低延迟时间下维持通带(passband)内的信号能量。本发明实施例的信号处理方法，其适用于有限脉冲响应(fir)滤波器。此信号处理方法包括下列步骤：对输入信号取样，以取得此输入信号的数个取样值。自(2l+1)个滤波器系数中取得(n+l+1)个系数。l及n是正整数，且l大于n。依据这(n+l+1)个系数对该些取样值运算以得出输出信号。本发明实施例的信号处理装置，其适用于有限脉冲响应(fir)滤波器。此信号处理装置包括存储器及处理器。存储器用以存储输入信号。处理器耦接存储器，并经配置用以执行下列步骤：对输入信号取样，以取得此输入信号的数个取样值。自(2l+1)个滤波器系数中取得(n+l+1)个系数。l及n是正整数，且l大于n。依据这(n+l+1)个系数对该些取样值运算以得出输出信号。本发明实施例的非暂态电脑可读取记录媒体，其记录电脑程序码，并经由处理器载入以执行以下步骤：对输入信号取样，以取得此输入信号的数个取样值。自(2l+1)个滤波器系数中取得(n+l+1)个系数。l及n是正整数，且l大于n。依据这(n+l+1)个系数对该些取样值运算以得出输出信号。基于上述，本发明实施例的信号处理装置、信号处理方法及非暂态电脑可读取记录媒体，对(2l+1)个滤波器系数中提取(l+n+1)个系数，以维持n点的迟延时间，并使通带内的能量接近或等于输入信号的能量。例如，延迟时间为2.5毫秒左右，取样频率48千赫兹(khz)换算为延迟120个取样点，则本发明实施例仍可在通带内维持较高的能量。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1是依据本发明一实施例的信号处理装置的元件方块图。图2是依据本发明一实施例的信号处理方法的流程图。图3是使用传统有限脉冲响应滤波器的取样点-能量图。图4是应用本发明一实施例后的取样点-能量图。附图标记说明100：信号处理装置110：存储器130：处理器s210～s250：步骤具体实施方式图1是依据本发明一实施例的信号处理装置100的元件方块图。请参照图1，信号处理装置100包括但不仅限于存储器110及处理器130。信号处理装置100可以是电脑系统、音响系统、智能喇叭、智能电视、扩大器、等化器等装置。存储器110可以是任何型态的固定或可移动随机存取存储器(randomaccessmemory，ram)、只读存储器(read-onlymemory，rom)、快闪存储器(flashmemory)或类似元件或上述元件的组合的存储器，存储器110并用于存储缓冲的或永久的数据、软件模块、应用程序、输入信号、输出信号、滤波器系数等数据，且其详细内容待后续实施例详述。处理器130与存储器110耦接，处理器130并可以是中央处理单元(centralprocessingunit，cpu)，或是其他可程序化的一般用途或特殊用途的微处理器(microprocessor)、数字信号处理器(digitalsignalprocessor，dsp)、可程序化控制器、特殊应用集成电路(applicationspecificintegratedcircuit，asic)或其他类似元件或上述元件的组合。在本发明实施例中，处理器130用以执行信号处理装置100的所有作业，且可载入并执行存储器110所记录的各软件模块、文件及数据。在一实施例中，处理器130可执行有限脉冲响应滤波处理(通过软件运行或设有滤波电路(例如，由数个加法器、位移器、及乘法器所组成的电路))。在另一实施例中，处理器130可能连接额外的有限脉冲响应滤波电路(例如，由数个加法器、位移器、及乘法器所组成的电路)，且处理器130用以决定滤波电路所用的系数及输入信号的取样点。为了方便理解本发明实施例的操作流程，以下将举诸多实施例详细说明本发明实施例中信号处理装置100的运作流程。下文中，将搭配信号处理装置100的各项元件及装置说明本发明实施例所述的方法。本方法的各个流程可依照实施情形而随之调整，且并不仅限于此。图2是依据本发明一实施例的信号处理方法的流程图。请参照图2，处理器130自存储器110取得输入信号，并对此输入信号取样，以取得输入信号的数个取样值(步骤s210)。在一实施例中，处理器130是在第n时间点对输入信号取得(n+l+1)个取样点的取样值。这些取样点对应于以第n时间点为基准的过去(n+l)个取样时间点、及当前取样时间点，且n、l及n是正整数。以数学形式表示这些取样值：x[n]是对应于第n时间点的当前取样时间点对输入信号(假设为x(t)，t为时间)取样的取样值，x[n-1]是对应于过去1个(即，前一个)取样时间点对输入信号取样的取样值。依此类推，x[n-n-l]是对应于过去第(n+l)个(即，与当前取样时间点相距(n+l)个取样时间点)取样时间点对输入信号取样的取样值，且(n+l+1)个取样值可形成输入信号的向量需说明的是，l及n的决定将于后续实施例说明。此外，输入信号可能是音源信号、图像信号或其他类型的信号。接着，处理器130自(2l+1)个滤波器系数中取得(n+l+1)个系数(步骤s230)。具体而言，在传统有限脉冲响应滤波技术中，虽然增加取样点数可使通带内的信号能量维持，但却有较长的时间延迟问题。另一方面，若欲减少时间延迟，传统有限脉冲响应滤波技术却无法将通带内的信号能量维持。举例而言，在第n时间点对输入信号(假设为x1(t)，t为时间)取得2n+1的取样点，其数学形式表示为：针对滤波器的频率，以第n取样点为中心，取得对称于中心两边共2n+1个滤波器系数，其数学形式表示为：对向量及进行内积运算(即，通过滤波器系数对输入信号滤波或是基于滤波器系数的加权运算)，则可得出延迟n个取样点的输入信号y1[n-n]。图3是使用传统有限脉冲响应滤波器的取样点-能量图。假设将一个能量为-6分贝(db)且频率是从1000赫兹(hz)到3000hz的扫频信号(即，输入信号)，经过通带945hz～1190hz的传统有限脉冲滤波滤波器(设定其截止频率1190hz大约在40000的取样点位置(取样点40000以下为通带))。请参照图3上图，假设延迟长度n为480(相关于延迟时间)，且总取样总数为961个点(即，8n+1)，则通带内的能量接近原信号并为-6.19db。过度频带较短(大约在40000-67000取样点位置)，过度频带能量为-16db，且止带(stopband)(67000以上)能量为-65db。请参照图3下图，假设为延迟长度n为120，且总取样总数为241个点(即，2n+1)，则通带内的能量只有-10.17db。过度频带较长(大约在40000-130000取样点位置)，且过度频带能量为-21db，代表邻近的滤波器彼此干扰很严重。为了方便比较，过度频带可被区分为两部分，第一部分是取样点介于40000-67000且其能量为-14db，第二部分是取样点介于67000-130000且其能量为-28db。此外，止带(取样点130000以上)的能量为-65db。为了维持延迟长度为n的取样点，且将主频带部分修正的较为理想(例如，总取样点为8n+1、更多或更少)，本发明实施例提出以下的改良。在步骤s210中，处理器130设定延长取样点l例如为7n(l之值大于n)，且l的值是依据滤波后的输出信号的预期能量所决定。例如，处理器130设定输出信号在通带内的预期能量与输入信号相差特定能量门槛值(例如，0.5、1、或0.3分贝等)，从而决定l的值。需说明的是，l也可能是8n、或其他数值。虽然l的值越大，其滤波结果越接近理想状况(通带能量接近或等于输入信号的能量)，但也必须考虑计算量过大而造成运算负担。此外，处理器130提供(2l+1)阶的有限脉冲响应滤波器。此有限脉冲响应滤波器经组态具有以第l取样点为中心且对称于中心两边共(2l+1)个滤波器系数(即，中心两边各l个滤波器系数)。依据不同需求，滤波器系数可能是基于高通、低通或特定通带的滤波器所设计，且本发明实施例不加以限制。滤波器系数的数学形式表示为：也就是说，这些滤波器系数原先是针对输入信号的(2l+1)个取样点所设计的系数。其中，第一滤波系数b[0]是针对当前取样时间点取样的取样值，第二滤波系数b[1]是针对前一个取样时间点取样的取样值。依此类推，第(2l+1)滤波系数b[2l]是针对与当前取样时间点相距(2l+1)个取样点取样的取样值。然而，由图3的结果可知，过多的取样点数会增长延迟时间。采用所有(2l+1)个滤波器系数将导致延迟长度增长至l个(大于n个)。为了维持延迟长度为n个，处理器130仅取得这(2l+1)个滤波器系数中的第(l-n+1)滤波器系数至第(2l+1)滤波器系数(即，后面的(n+l+1)个滤波器系数)，从而得到(n+l+1)个系数，以数学形式表示为：第(l-n+1)滤波器系数是b[l-n]，第(l+1)滤波器系数是b[l]。依此类推，第(2l+1)滤波器系数是b[2l]。即，以第l取样点(b[l])为中心，一边共n个系数，另一边共l个系数。需说明的是，在其他实施例中，处理器130可选择其他区段。例如，系数b[l-2n]至b[2l-n]，系数b[l-n-5]至b[2l-5]等。总取样点数(l+n+1)介于图3所示(2l+1)及(2n+1)之间，但延迟长度仍维持在n个。需说明的是，此n的值可基于延迟时间例如为2.5、5、或6等毫秒所决定，且此延迟时间是小于10毫秒或其他人耳无法轻易察觉声音延迟的时间。接着，处理器130依据这(n+l+1)个系数对步骤s210所取得的那(n+l+1)个取样值运算以得出输出信号(步骤s250)。具体而言，处理器130可对向量和进行内积运算(即，回旋积分运算(convolution))，即可求得延迟n个点的输出信号y[n-n]。输出信号的数学表示如下：y[n-n]＝[l-n]x[n]+[l-n+1]x[n-1]+…+b[2][-n-l]…(6)需说明的是，在处理器130连接额外的滤波电路的实施例中，处理器130是将选择的系数(b[l-n]、b[l-n+1]x、…b[2l]通知给连接的滤波电路，并通过此滤波电路基于决定的系数来对输入信号进行滤波处理。此外，输出信号可进一步进行音效处理或播放输出(通过扬声器)。图4是应用本发明一实施例后的取样点-能量图。假设将一个能量为-6db且频率是从1000hz到3000hz的扫频信号(即，输入信号)，经过通带945hz～1190hz的本发明有限脉冲滤波滤波器/电路(设定其截止频率1190hz大约在40000的取样点位置(取样点40000以下为通带))。请参照图4，假设延迟长度n为120，且总取样总数为961个点(即，8n+1)，通带内的能量为-6.3db。为了方便比较，过度频带可被区分为三部分：第一部分是取样点介于40000-67000且其能量为-18db，与图3所示传统有限脉冲滤波的相同取样点比较下更好。第二部分是取样点介于67000-130000且其能量为-31db，与图3所示传统有限脉冲滤波的相同取样点比较下更好。第三部分是取样点为130000以上，且其能量为-43db。表(1)是本发明实施例与传统有限脉冲滤波的能量比较表。由表(1)可得出，本发明实施例在通带内的能量接近原输入信号的能量。虽然本发明实施例造成过度频带很长(超过了3000hz)，但整能量不高。在第一部份的能量甚至衰减最多；在第二部分的能量至少比同样延迟时间的传统有限脉冲滤波衰减最多；虽然在第三部分的能量效果最差，但因为第三部分的能量已经比通带内的能量小了超过30db，人耳几乎听不出来，因此这样的能量表现在可接受范围内。表(1)40000以下40000-6700067000-130000130000以上本发明实施例：取样点数为961，延迟长度为120-6.3db-18db-31db-43db传统：取样点数为取样241，延迟长度为120-10.17db-14db-28db-65db传统：取样点数为961，延迟长度为480-6.19db-16db-65db-65db另一方面，本发明实施例还提供了一种非暂态电脑可读取记录媒体，其记录电脑程序码以加载到设置在信号处理装置100的处理器130中。此电脑程序码由多个程序指令组成(例如，组织图、建立程序指令、表批准程序指令、设置程序指令以及建置程序指令)。一旦程序指令被加载到信号处理装置100并由其执行时，将可完成前述信号处理方法的步骤。综上所述，本发明实施例的信号处理装置、信号处理方法及非暂态电脑可读取记录媒体，针对(2l+1)个滤波器系数仅提取(l+n+1)个滤波器系数与输入信号的取样值进行运算，从而维持延迟长度在n个，且输出信号在通带内的能量仍可接近或等于输入信号的能量。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属
技术领域：
中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。当前第1页12