技术总结
本发明公开了一种基于公式语言的并行极化码BP译码器的设计方法，包括如下步骤：根据极化码BP译码算法因子图的结构特性推导出通用的设计公式F(N,M)，N，M分别表示极化码BP译码器的码长和并行度，所述设计公式为根据硬件模块映射得到的公式符号的级联；对设计公式F(N,M)中的所有硬件模块符号进行功能解释，并给出结构实现；给出确定设计公式F(N,M)的算法，保证F(N,M)唯一对应于确定的码长和并行度；描述Python设计平台的处理过程，将F(N,M)映射为可综合的硬件RTL描述；将硬件RTL描述进行EDA工具的仿真验证，得到并行极化码BP译码器的性能参数。本发明能够适用于码长和并行度任意变化的情况，提高开发效率和设计的灵活性，根据设计者的需求进行参数化的配置。
技术研发人员：张川;吉超;尤肖虎
受保护的技术使用者：东南大学
技术研发日：2019.09.19
技术公布日：2019.12.31