运算跨导放大器的制作方法

本发明涉及半导体技术领域，涉及一种运算跨导放大器，具体涉及一种能够适用于深亚微米CMOS工艺的运算跨导放大器。

背景技术：

运算跨导放大器(OTA)广泛应用于模拟集成电路设计，其最典型的应用是设计具有线性输入输出关系的负反馈放大器。图1是基于 OTA搭建的反相比例放大器的电路结构图(其中R1为输入电阻，R2 为反馈电阻)，其中VICM表示共模输入电压，VOCM表示共模输出电压。因为负反馈机制，反相比例放大器能够在较宽的输入电压范围内实现信号的线性放大。我们希望VICM和VOCM都设置为电源电压的一半以获得尽可能大的电压摆幅，自然希望OTA的输入偏置电压也等于电源电压的一半，否则反馈网络上存在静态电流，当增益改变时(即反馈网络改变)时，静态电流的变化使得OTA需要一定的时间重新建立工作点，这会带来建立问题。

随着制造工艺技术的发展，CMOS先进工艺的工作电压VDD已经降到了1.2V甚至更低，这使得OTA的电压裕度分配比较紧张。而电压裕度不充裕会导致差分输入对尾电流源的输出阻抗的下降，进而， OTA的共模抑制比就会显著下降。假设输入差分对由PMOS管组成，电源到OTA输入端的压降至少为0.8V(输入管VSG≈0.5V，尾电流源的VSD≈0.3V)，显然，在深亚微米CMOS工艺下，传统结构OTA的输入偏置电压不能再设为电源电压的一半了。反相比例放大结构中OTA的输入端是交流“虚”地的，因此其输入偏置电压可以设置为靠近地或者靠近电源(当输入差分对为NMOS管时)以缓解电源电压下降带来的电压裕度紧张问题。这种情况下，OTA的输入偏置电压 (亦即其共模输入电压)与反相比例放大器的VICM、VOCM均不相同了，这意味着，反馈网络上存在静态电流；通过调整反馈电阻改变闭环增益时，因共模电平不同导致的静态电流也会变化。这会带来两个方面的影响：(1)OTA的输入端需添加一个输入共模反馈电路以固定OTA的输入偏置电压，如图2所示，反馈电阻改变导致流过自身的电流变化时，该结构自动调整NMOS管I0的电流，以维持输入偏置电压(图2中OTA1的反相输入端偏置电压)的稳定；(2)增益切换时，流过反馈网络的电流瞬变导致OTA的静态工作点的重新建立，即带来建立问题，影响负反馈放大器的响应速度。此外，如果输入共模反馈电路的带宽不足，也可能成为限制负反馈放大器响应速度的重要因素。

澳门大学Pui-In Mak发表在IEEE TCAS-I上的论文“On the Design of a Programmable-Gain Amplifier With Built-In Compact DC-Offset Cancellers for Very Low-Voltage WLAN Systems”采用直接粗暴的方式来解决建立问题，即针对不同的增益设定(即不同的反馈电阻取值)，通过开关分别接入相应的电路提供流过反馈电阻的电流变化部分，这样，反馈网络从OTA输出端抽取的电流不再随增益切换而变化，避免了OTA的建立问题。这一方法虽然解决了建立问题，但是电路结构复杂，额外开关电路的引入导致闭环带宽变小(寄生电容变大)、噪声来源增多等问题。

技术实现要素：

本发明提供一种能够适用于深亚微米CMOS工艺的运算跨导放大器，解决了现有技术中深亚微米CMOS工艺的电源电压降低至1.2V 及以下时运算跨导放大器电压裕度分配紧张的问题。

为了解决上述技术问题，本发明提供了一种运算跨导放大器，包括带有差分输入级和共源输出级的基本结构，其还包括用以给所述差分输入级提供偏置电流的自适应偏置镜像电流源电路；所述差分输入级包括PMOS管P3、PMOS管P4、NMOS管N1和NMOS管N2；

PMOS管P3和PMOS管P4两者的源极连接；PMOS管P3和PMOS 管P4的栅极分别连接差分输入信号Vin-、Vin+；PMOS管P3和PMOS 管P4的漏极分别与NMOS管N1和NMOS管N2的漏极连接；NMOS 管N1的漏极与其栅极连接；NMOS管N1的栅极和NMOS管N2的栅极连接，NMOS管N1和NMOS管N2的源极均接地；

所述自适应偏置镜像电流源电路包括PMOS管P1、PMOS管P2、 NMOS管N3、NMOS管N4、偏置恒定电流源I1和偏置恒定电流源 I2；

PMOS管P1和PMOS管P2的源极均连接电源电压VDD，两者的栅极连接；PMOS管P1的漏极连接PMOS管P3和PMOS管P4的源极；偏置恒定电流源I2的输入端连接电源电压VDD，其输出端连接PMOS管P1、PMOS管P2两者的栅极和NMOS管N4的漏极；NMOS 管N4的栅极连接PMOS管P1的漏极；NMOS管N3的漏极和栅极相连，NMOS管N3的漏极连接PMOS管P2的漏极；NMOS管N3的源极和NMOS管N4的源极相连、且连接偏置恒定电流源I1的输入端，偏置恒定电流源I1的输出端接地。

本发明一个较佳实施例中，进一步包括所述PMOS管P1和PMOS 管P2相互匹配，PMOS管P1和PMOS管P2的尺寸比为K：1；所述 NMOS管N3和NMOS管N4相互匹配，NMOS管N3和NMOS管 N4的尺寸比等于偏置恒定电流源I1与I2的偏置电流之差和偏置恒定电流源I2的偏置电流的比值。

本发明一个较佳实施例中，进一步包括所述PMOS管P4的漏极和NMOS管N2的漏极均连接NMOS管N5的栅极，NMOS管N5的源极接地，其漏极连接恒定电流源I3的输出端，恒定电流源I3的输入端连接电源电压VDD；NMOS管N5的漏极连接运算跨导放大器的输出端Vout。

本发明一个较佳实施例中，进一步包括所述电源电压VDD为深亚微米CMOS工艺的电源电压。

本发明的有益效果：在深亚微米CMOS工艺下(标称电源电压为 1～1.2V)，本发明运算跨导放大器的输入偏置电压仍然能够设置成与输出共模电压VOCM相等的值，即电源电压的一半，虽然此时尾电流源的压降很小，但是仍能维持恒定电流，因而本发明的运算跨导放大器仍然可以获得较高的共模抑制比。基于本发明的运算跨导放大器的反相比例放大器不但在维持最大输入输出摆幅的同时规避了建立问题，而且不再需要额外的输入共模反馈电路。与传统结构相比，额外增加的NMOS管和偏置恒定电流源仅对运算跨导放大器贡献共模噪声，不会带来闭环带宽减小、噪声恶化等问题。

附图说明

图1是基于现有技术中运算跨导放大器搭建的反相比例放大器的电路原理图；

图2是现有技术中改进以适应低电源电压的反相比例放大器的电路原理图；

图3是本发明优选实施例中运算跨导放大器的电路原理图；

图4是在电源电压为1V的90nm CMOS工艺下设计的本发明的运算跨导放大器与传统结构运算跨导放大器的共模抑制比性能比较曲线图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。

实施例

术语解释：

(1)OTA：运算跨导放大器，具有差分输入端和高跨导增益的放大器，具有高输入电阻和高输出电阻，但是在反馈结构中仍然能够实现低输出电阻。由于高功耗效率、良好共模抑制比等优点，OTA在直接驱动寄生电容的集成电路中广泛应用。

(2)共模抑制比：定义为差模增益与共模增益的比值。OTA的输入级为源极耦合差分对，对差分量的增益等于共源组态的增益，但是对共模量的增益很小，因此共模抑制比很高。但是当电压裕度不够导致尾电流源的输出阻抗下降时，OTA的共模抑制比就会显著下降。

参照图3所示，本发明公开一种运算跨导放大器，包括带有差分输入级和共源输出级的基本结构，以及用以给所述差分输入级提供偏置电流的自适应偏置镜像电流源电路。

如图3所示，上述差分输入级包括PMOS管P3、PMOS管P4、 NMOS管N1和NMOS管N2；

PMOS管P3和PMOS管P4两者的源极连接；PMOS管P3和PMOS 管P4的栅极分别连接差分输入信号Vin-、Vin+；PMOS管P3和PMOS 管P4的漏极分别与NMOS管N1和NMOS管N2的漏极连接；NMOS 管N1的漏极与其栅极连接；NMOS管N1的栅极和NMOS管N2的栅极连接，NMOS管N1和NMOS管N2的源极均接地；

上述自适应偏置镜像电流源电路包括PMOS管P1、PMOS管P2、 NMOS管N3、NMOS管N4、偏置恒定电流源I1和偏置恒定电流源 I2；

PMOS管P1和PMOS管P2的源极均连接电源电压VDD，两者的栅极连接；PMOS管P1的漏极连接PMOS管P3和PMOS管P4的源极；偏置恒定电流源I2的输入端连接电源电压VDD，其输出端连接PMOS管P1、PMOS管P2两者的栅极和NMOS管N4的漏极；NMOS 管N4的栅极连接PMOS管P1的漏极；NMOS管N3的漏极和栅极相连，NMOS管N3的漏极连接PMOS管P2的漏极；NMOS管N3的源极和NMOS管N4的源极相连、且连接偏置恒定电流源I1的输入端，偏置恒定电流源I1的输出端接地。

上述PMOS管P4的漏极和NMOS管N2的漏极均连接NMOS管N5的栅极，NMOS管N5的源极接地，其漏极连接恒定电流源I3的输出端，恒定电流源I3的输入端连接电源电压VDD；NMOS管N5 的漏极连接运算跨导放大器的输出端Vout。

上述PMOS管P1和PMOS管P2相互匹配，PMOS管P1和PMOS 管P2的尺寸比为K：1；PMOS管P1的漏极电流Iout＝K(I1-I2)，I1为偏置恒定电流源I1的电流值，I2为偏置恒定电流源I2的电流值。上述 NMOS管N3和NMOS管N4相互匹配，NMOS管N3和NMOS管 N4的尺寸比等于偏置恒定电流源I1与I2的偏置电流之差和偏置恒定电流源I2的偏置电流的比值。

上述电源电压VDD为深亚微米CMOS工艺的电源电压。

以上结构的运算跨导放大器，与传统运算跨导放大器相比，增加了相互匹配的NOMS管N3和NOMS管N4，以及额外一路偏置恒定电流源I2，应用于负反馈放大器设计时可以将输入偏置电压设置为电源电压的一半，也就是等于输出共模电压，此时允许的输出摆幅最大，不存在增益切换的建立问题；同时，由于相互匹配的NOMS管N3和 NOMS管N4，以及偏置恒定电流源I2的引入，作为尾电流源的PMOS 管P1在较低压降时仍然能够维持稳定的电流，即差分结构的优异共模抑制性能得以保留，其工作原理为：

PMOS管P1的漏极与NMOS管N4的栅极接在一起，能够使得 PMOS管P1的漏极电压自动稳定，这是因为PMOS管P1和NMOS 管N4构成了负反馈环路，即：只要PMOS管P1的漏极电压有变化，由于偏置恒定电流源I2的作用，NMOS管N4的漏极电压会呈现相反的变化，又因为NMOS管N4的漏极和PMOS管P1的栅极接在一起，也即PMOS管P1的栅极电压与PMOS管P1的漏极电压呈相反的变化，形成了负反馈，保证了稳定的输出电流，从而保证了在较大共模输入范围内PMOS管P3和PMOS管P4一直工作在饱和状态，保证了在1.2V甚至更低的电源电压下运算跨导放大器可以正常工作，仍然有较好的共模抑制性能。

以上，本发明的运算跨导放大器具有以下技术优势：

(1)本发明所提出的运算跨导放大器的输入级尾电流源所需压降大大减小，因此在电源电压较低时OTA输入端偏置电压的选择更为自由，可以选择等于输出共模电压的值。这样，增益切换时没有建立问题(OTA输入端偏置电压与输出共模电压值相等，反馈网络上没有静态电流)，同时，仍然能够获得较高的共模抑制比。本发明尤其适用于先进的深亚微米CMOS工艺下的负反馈放大器/滤波器的电路设计，因为其电源电压一般只有1V左右，此情况下若采用传统结构，为了获得尽量大的输出摆幅，要么引入建立问题，要么引入复杂电路去克服建立问题；复杂电路又会带来噪声来源增加、环路带宽减小等负面影响。

(2)本发明所需额外的器件较少且均不在反馈环路中，在不影响环路带宽和输出摆幅的同时规避了增益切换时的建立问题(增益切换一般通过改变反馈电阻实现，如果改变输入电阻，即意味着对前级电路造成变化的负载效应)。OTA是模拟电路设计应用最广泛的基本单元，因此本发明有利于推动先进CMOS工艺下的模拟集成系统设计，进而促进先进CMOS工艺下片上系统的实现。

图4是本发明与传统结构的运算跨导放大器的共模抑制比性能比较，仿真在90nm CMOS工艺和1V工作电压下进行，此时输入偏置电压设置为500mV(半电源电压，也等于输出共模电压，此时输出电压摆幅最大)。

由图4可以看出本发明在低电源电压的深亚微米CMOS工艺中较传统运算放大器具有较大优势，有更好的共模抑制比。当然，传统结构在更高电源电压下也能获得80dB以上的共模抑制比，但是本发明在1V电源电压下不但获得了高于90dB的共模抑制比，还从结构上规避了增益切换时的建立问题。

另，本发明的运算跨导放大器应用在全差分结构中，运算跨导放大器的输出端Vout作为同相输出端，NMOS管N1的漏极不再连接其栅极，而连接另一个共源放大级，此共源放大级的输出端作为全差分结构的反相输出端，NMOS管N1的栅极和NMOS管N2的栅极由输出共模反馈电路控制。本发明的全差分结构具有与上述相同的有益效果。

以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。