一种线性扫频本振的制作方法

本实用新型属于通讯技术领域，具体涉及一种用于无线电系统的线性扫频本振。

背景技术：

本振（LO），即本机振荡器，在雷达，通信和遥控等无线电系统中，扫频本振作为频率及功率检测的核心，其输出频率的连续性，决定了检测的完整性和准确性。现有技术中，扫频本振包含依次连接的参考信号源、数字分频器和滤波器，参考信号源的输出与数字分频器的输入电连接，数字分频器的输出与滤波器的输入电连接，滤波器的输出为最终输出信号，最终输出信号频率的最小步进受限于数字分频器内寄存器的位宽，其输出曲线在频域上会有锯齿形状，寄存器的位宽和步进频率的关系为F0/2ⁿ，其中F0为数字分频器的参考频率，由此可见，输出频率的最小步进不能小于F0/2ⁿ。这就要求，能够有一种消除锯齿形状的高分辨率快速线性扫频本振，实现频域的连续化输出。

现有技术中，用于锁相环的锁相环模块具有参考信号输入端、回路信号输入端和输出端，当输出端与回路信号输入端电连接以向锁相模块中的鉴相器提供相位信息用于对锁相模块输出信号的锁相控制时，即构成一个完整的锁相环。

技术实现要素：

本实用新型目的在于，提供一种具有快速扫频并锁相的高分辨率线性扫频本振。

本实用新型提供的技术方案是：一种线性扫频本振，包括参考信号源和本振输出端，还包括连接于参考信号源和本振输出端之间的第一功率分配器、数字分频器、锁相环模块、第二功率分配器、点频源和混频器；其中，参考信号源的输出端通过第一功率分配器后分别与点频源的参考输入端和数字分频器的参考输入端电连接，点频源的输出端与混频器的第一输入端电连接，数字分频器的扫频信号输出端与锁相环模块的参考信号输入端电连接，锁相环模块的输出端通过第二功率分配器后分别与本振输出端和混频器的第二输入端电连接，混频器的输出端与锁相环模块的回路信号输入端电连接。优选的，数字分频器与锁相环模块之间设有第一滤波器。优选的，混频器与锁相环模块之间设有第二滤波器和放大器。

在本实用新型的一个实施例中，所述锁相环模块包括依次连接的鉴相器、有源滤波环路和压控振荡器。

对上述技术方案的进一步改进在于，所述鉴相器为支持宽环路带宽的数字鉴相器。

对上述技术方案的进一步改进在于，所述压控振荡器为宽带压控振荡器。

对上述技术方案的进一步改进在于，所述点频源为低相噪小数分频频率源。

对上述技术方案的进一步改进在于，所述锁相环模块为整数分频锁相环模块。

本实用新型的一个方面带来的一个技术效果是：数字分频器执行线性扫频作为锁相环的参考信号，锁相环控制产生期望频率的压控压控振荡器，它的功分与点频源混频得到与锁相环参考相同的频率，实现了混频锁相，消除了扫频本振输出频率的阶跃，达到快速扫频并锁相的目的，提高了扫频本振的步进的精度，而且简化了电路结构和空间布局，成本也得到了控制。

附图说明

图1是本实用新型一个实施例的系统模块示意图；

图2是本实用新型一个实施例的系统模块示意图；

图3是本实用新型一个实施例中第一滤波器的电路示意图；

图4是本实用新型一个实施例中有源滤波环路的电路示意图；

图5现有技术中本振输出信号的频域曲线，横轴为时间，纵轴为频率；

图6本实用新型一个实施例中本振输出信号的频域曲线，横轴为时间，纵轴为频率。

具体实施方式

下面结合附图及实施例对本实用新型作进一步的详细描述。

如图1所示，本实施例是一种线性扫频本振，其频域输出曲线具有低频率阶跃的特点，具体的，包括参考信号源和本振输出端，还包括连接于参考信号源和本振输出端之间的第一功率分配器、数字分频器、锁相环模块、第二功率分配器、点频源和混频器；其中，参考信号源的输出端通过第一功率分配器后分别与点频源的参考输入端和数字分频器的参考输入端电连接，点频源的输出端与混频器的第一输入端电连接，数字分频器的扫频信号输出端与锁相环模块的参考信号输入端电连接，锁相环模块的输出端通过第二功率分配器后分别与本振输出端和混频器的第二输入端电连接，混频器的输出端与锁相环模块的回路信号输入端电连接。优选的，本实施例中数字分频器与锁相环模块之间设有第一滤波器；混频器与锁相环模块之间设有第二滤波器和放大器；锁相环模块包括依次连接的鉴相器、有源滤波环路和压控振荡器。如图2所示，本实用新型的其他实施例中也可以在锁相环的输出端与第二功率分配器之间依次设置额外的有源滤波环路和压控振荡器。本实施例中的第一滤波器或者第二滤波器可以使用如图3所示的无源滤波网络。本实施例中的有源滤波环路可以使用如图4所示的有源滤波环路，以实现小电流频域信号到电压的滤波放大。

本实施例由第一功率分配器、数字分频器、第一滤波器、锁相环、第二功率分配器、混频器、点频源、第二滤波器和放大器组成一个具有锁相功能的环路；参考信号源通过第一功率分配器分成两路信号，一路为数字分频器提供参考、另一路为点频源提供参考；数字分频器的输出经过第一滤波器产生一个干净的扫频信号，为锁相环提供参考；第二滤波器将输入锁相环用于鉴相的回路信号的杂散降到最低；锁相环通过有源滤波环路控制压控振荡器与点频源混频的锁相回路信号得到低杂散的、频域无阶跃的扫频输出频率，该有源滤波环路输入为高频电流信号，输出为高阻抗的电压信号；本实施例与单纯使用数字分频器的扫频本振相比，输出频率的范围不再受选用数字分频器的频率范围约束，消除了输出频率在频域的阶跃，提高了扫频精度，扫频本振的设计的更加灵活。

本实施例中：锁相环为整数分频，内置的鉴相器为低噪声的数字鉴相器，超低带内相位噪声，支持宽环路带宽；第一功率分配器为两路功率分配器，其两通道隔离大于等于30dB，确保分别提供给数字分频器和点频源的两路参考信号互不干扰；第二功率分配器也为两路功率分配器，其两通道隔离大于等于20dB，提供给本真输出端的输出信号不会影响到提供给混频器的回路信号；数字分频器的精度为1/2³²，保证了最小频率步进，简化了有源滤波环路的设计；放大器的放大倍数为20dB，不能恶化信号的相位噪声，确保进入到锁相环的回路信号的质量；混频器为通用性的双平衡混频器，本振与射频的隔离度大于等于50dB，本振信号和点频信号不会对输出信号产生影响；第一滤波器和第二滤波器的最大带宽为参考信号源频率的1/2，在±30MHz带外抑制大于等于60dBc，既保证了进入锁相环的参考信号质量，又优化进入到锁相环路的回路信号的质量；压控振荡器为宽带压控振荡器，保证输出信号的扫频范围及幅度；参考信号源频率稳定度为±0.1ppm，正弦波输出，幅度大于等于10dBm，1kHz相位噪声优于-155dBc/Hz，参考的幅度和相位噪声直接影响数字分频器输出频率质量和点频源输出频率的质量，为保证输出信号的质量，参考信号源内晶振的幅度和相位噪声需达到一定要求以确保最终输出信号的质量；点频源为低相噪小数分频频率源。

设置有源滤波环路的环宽到合适的值，环路电压输出可实现线性变化，即可实现消除锯齿形状的线性扫频，如图5所示，现有技术中扫频本振输出的频域曲线呈锯齿状，锯齿之间的最小高度差为F0/2ⁿ，如图6所示，在采用本实施例提供的电路结构后，扫频本振输出的频域曲线呈锯齿状，本领域技术人员容易通过调整相关的电路参数以适用于不同的系统要求。

本实施例的电路中，在锁相环模块的输出端依次连接第二功分器、混频器、第二滤波器以及放大器后接入锁相环模块的回路信号输入端，形成用于鉴相的信号环回通道，信号环回通道的回路信号与参考信号输入端的参考信号通过鉴相、快速滤波和压控振荡完成输出的锁相，从而实现了以数字分频器输出为参考的混频锁相，使得频率覆盖范围不受数字分频器的约束，可实现任意频段的线性扫频，消除了扫频本振输出频率的阶跃，实现了频域的线性连续输出，提高了扫频本振的步进的精度，而且简化了电路结构和空间布局，成本也得到了控制。

以上所述实施方式仅为本实用新型的优选实施例，而并非本实用新型可行实施的穷举。对于本领域一般技术人员而言，在不背离本实用新型原理和精神的前提下对其所作出的任何显而易见的改动，都应当被认为包含在本实用新型的权利要求保护范围之内。