一种带复位端的低功耗主从D触发器的制作方法

本实用新型涉及一种D触发器，具体涉及利用门控电路进行控制的主从型D触发器。

背景技术：

D触发器因具有结构简单、功能完善等优点，得到了广泛的使用和研究。但是，由于时钟信号在变化，主从触发器就会交替着进行工作，从而产生动态功耗。过高的功耗不仅使其难以应用于便携式设备中，而且会造成芯片过热导致其性能下降、寿命缩短，另外过大的功耗还要求电路采用昂贵的封装和散热设备，用以保证电路的正常工作。

技术实现要素：

本实用新型的目的是为了克服现有主从型D触发器功耗较大的问题，提供一种带复位端的低功耗主从D触发器。

本实用新型的一种带复位端的低功耗主从D触发器，包括D触发器电路，所述D触发器电路用于输入信号D，输出信号Q、信号DB和信号QB；且信号D和信号DB互为逻辑非关系；输出信号Q和信号QB互为逻辑非关系；

主从D触发器还包括双门控电路；

所述双门控电路包括第一门控电路和第二门控电路；

所述第一门控电路，用于根据时钟信号CLK、信号D、信号Q、信号DB和信号QB的电平状态，输出信号CKMB：信号CKMB的逻辑非信号为信号CKM；

所述第二门控电路，用于根据时钟信号CLK、信号D、信号Q、信号DB和信号QB的电平状态，输出信号CKSB：信号CKSB的逻辑非信号为信号CKS；

双门控电路将信号CKMB和信号CKM分别加载于主触发器中传输门的两端、将信号CKSB和信号CKS分别加载于从触发器中传输门的两端，进而控制输出信号Q的状态；

且时钟信号CLK、信号D、信号Q、信号CKMB和信号CKSB满足如下关系：

本实用新型的有益效果是：本实用新型提出了一种基于双门控技术的带复位端的低功耗主从D触发器，可以显著降低D触发器功耗。利用双门控电路控制着D触发器电路中传输门，使得本新型的基于门控时钟技术的复位主从D触发器功耗仅为普通复位主从D触发器的约50％，达到了低功耗的效果。

附图说明

图1为本实用新型的一种带复位端的低功耗主从D触发器的电路图；

图2为图1的等效电路图；

图3为本实用新型的一种带复位端的低功耗主从D触发器的仿真图。

具体实施方式

具体实施方式一：本实施方式的一种带复位端的低功耗主从D触发器，包括D触发器电路1，D触发器电路1用于输入信号D，输出信号Q、信号DB和信号QB；且信号D和信号DB互为逻辑非关系；输出信号Q和信号QB互为逻辑非关系；

主从D触发器还包括双门控电路；

双门控电路包括第一门控电路2-1和第二门控电路2-2；

第一门控电路2-1，用于根据时钟信号CLK、信号D、信号Q、信号DB和信号QB的电平状态，输出信号CKMB：信号CKMB的逻辑非信号为信号CKM；

第二门控电路2-2，用于根据时钟信号CLK、信号D、信号Q、信号DB和信号QB的电平状态，输出信号CKSB：信号CKSB的逻辑非信号为信号CKS；

双门控电路将信号CKMB和信号CKM分别加载于主触发器中传输门的两端、将信号CKSB和信号CKS分别加载于从触发器中传输门的两端，进而控制输出信号Q的状态；

且时钟信号CLK、信号D、信号Q、信号CKMB和信号CKSB满足如下关系：

具体地，门控时钟技术是低功耗设计方法中条件控制技术的一种。其原理是在电路处于空闲状态，即触发器的输入与输出相等时，通过控制传输门的关断让整个电路不再工作。

本实施方式中的D触发器电路1为单边沿触发。假设时钟信号的周期为3ms，输入信号的周期为20ms，则在3个时钟周期的时间里，输入信号都不会发生变化，并且输出也不会发生变化。但是，由于时钟信号在变化，主从触发器就会交替着进行工作，产生动态功耗。本实施方式的原理是在电路中加入一个门控结构，使得时钟信号无论怎样变化，在输入与输出相等时，都没有有效的作用，可以解决由于时钟信号在变化，主从触发器交替着进行工作产生动态功耗的问题。

具体实施方式二：本实施方式为具体实施方式一的进一步说明，其中，

第一门控电路2-1包括第一POMS、第二PMOS、第三PMOS、第四PMOS、第五PMOS、第一NMOS、第二NMOS、第三NMOS、第四NMOS和第五NMOS；

第一NMOS的栅极与CLK信号输出端电气连接，第一NMOS的源极同时与第二NMOS和第三NMOS的漏极电气连接，第一NMOS的漏极同时与第一POMS、第二PMOS和第三PMOS的源极电气连接、且第一NMOS的漏极作为CKMB信号输出端；

第二NMOS的栅极与DB信号输出端电气连接、第二NMOS的源极与第四NMOS的漏极电气连接；第四NMOS的栅极与Q信号输出端电气连接、第四NMOS的源极接地；

第三NMOS的栅极与D信号输出端电气连接、第三NMOS的源极与第五NMOS的漏极电气连接；第五NMOS的栅极与QB信号输出端电气连接、第五NMOS的源极接地；

第一POMS的栅极与CLK信号输出端电气连接、第一POMS的漏极接VDD；

第二PMOS的栅极与Q信号输出端电气连接、第二PMOS的漏极与第四PMOS的源极电气连接；第四PMOS的栅极与D信号输出端电气连接、第四PMOS的漏极接VDD；

第三PMOS的栅极与QB信号输出端电气连接、第三PMOS的漏极与第五PMOS的源极电气连接；第五PMOS的栅极与DB信号输出端电气连接、第五PMOS的漏极接VDD

具体实施方式三：本实施方式为具体实施方式二的进一步说明，其中，

第二门控电路2-2包括第六PMOS、第七PMOS、第八PMOS、第九PMOS、第十PMOS、第六NMOS、第七NMOS、第八NMOS、第九NMOS和第十NMOS；

第六PMOS的栅极与CLK信号输出端电气连接，第六PMOS的漏极同时与第七PMOS和第八PMOS的源极电气连接，第六PMOS的源极同时与第六NMOS、第七NMOS和第八NMOS的漏极电气连接、且第六PMOS的源极作为CKSB信号输出端；

第七PMOS的栅极与D信号输出端电气连接、第七PMOS的漏极与第九PMOS的源极电气连接；第九PMOS的栅极与QB信号输出端电气连接、第九PMOS的漏极接VDD；

第八PMOS的栅极与DB信号输出端电气连接、第八PMOS的漏极与第十PMOS的源极电气连接；第十PMOS的栅极与Q信号输出端电气连接、第十PMOS的漏极接VDD；

第六NMOS的栅极与CLK信号输出端电气连接、第六NMOS的源极接地；

第七NMOS的栅极与QB信号输出端电气连接、第七NMOS的源极与第九NMOS的漏极电气连接；第九NMOS的栅极与QB信号输出端电气连接、第九NMOS的源极接地；

第八NMOS的栅极与D信号输出端电气连接、第八NMOS的源极与第十NMOS的漏极电气连接；第十NMOS的栅极与Q信号输出端电气连接、第十NMOS的源极接地。

具体实施方式四：本实施方式为具体实施方式一、二或三的进一步说明，其中，D触发器电路1的主触发器包括反相器INV3、反相器INV4、传输门TG1、传输门TG2和与非门NAND1；

反相器INV3的输入端与Q信号输出端电气连接、输出端分别作为DB信号输出端以及与传输门TG1的其中一个输入输出端电气连接，传输门TG1的另一个输入输出端与反相器INV4的输入端电气连接；传输门TG1的端与CKMB信号输出端电气连接，传输门TG1的C端与CKM信号输出端电气连接；

与非门NAND1的其中一个输入端与复位rb信号输出端电气连接、与非门NAND1的另一个输入端与反相器INV4的输出端电气连接，与非门NAND1的输出端与传输门TG2的其中一个输入输出端电气连接；传输门TG2的另一个输入输出端与反相器INV4的输入端电气连接；传输门TG2的端与CKM信号输出端电气连接，传输门TG2的C端与CKMB信号输出端电气连接；

D触发器电路1的从触发器包括传输门TG3、传输门TG4、与非门NAND2、反相器INV5、反相器INV6和反相器INV7；

传输门TG3的其中一个输入输出端与反相器INV4的输出端电气连接、传输门TG3的另一个输入输出端与与非门NAND2的其中一个输入端电气连接；传输门TG3的端与CKSB信号输出端电气连接，传输门TG3的C端与CKS信号输出端电气连接；

与非门NAND2的另一个输入端与电气连接rb信号输出端电气连接、与非门NAND2的输出端与反相器INV5的输入端电气连接，反相器INV5的输出端作为Q信号输出端；

传输门TG4的其中一个输入输出端与反相器INV7的输入端电气连接、传输门TG4的另一个输入输出端与与非门NAND2的其中一个输入端电气连接；传输门TG4的端与CKS信号输出端电气连接，传输门TG4的C端与CKSB信号输出端电气连接；

反相器INV7的输出端作为QB信号输出端；反相器INV6的输入端与反相器INV5的输入端电气连接、反相器INV6的输出端与反相器INV7的输入端电气连接。

具体地，如图1所示，一种带复位端的低功耗主从D触发器的电路图是加入双门控电路结构的带复位功能的主从型D触发器电路，当时钟信号CLK的上升沿到来时，触发器触发。

此触发器电路由7个反相器、4个传输门、2个与非门、10个PMOS和10个NMOS组成。而图2为图1的等效电路图。

具体地，图2中双门控电路1中的第一门控电路2-1控制着D触发器电路1中的主触发器，由此双门控电路1生成一个信号CKMB，再经由一个反相器INV1生成信号CKM，两个信号分别接入主触发器中传输门的两端；第二门控电路2-2控制D触发器电路1中的从触发器的原理也与此相同。

具体实施方式五：本实施方式为具体实施方式四的进一步说明，其中，还包括反相器INV1和反相器INV2；

反相器INV1的输入端与CKMB信号输出端电气连接、反相器INV1的输出端作为CKM信号输出端；

反相器INV2的输入端与CKSB信号输出端电气连接、反相器INV2的输出端作为CKS信号输出端。

对整个电路分析可得，如果D＝Q，即D触发器电路1的输入等于输出时，假如CLK＝0，则第一门控电路2-1的上拉网络导通CKMB＝1，CKM＝0，第二门控电路2-2的下拉网络导通CKSB＝0，CKS＝1，此时D触发器电路1中传输门TG1关断，传输门TG2导通；传输门TG3导通，传输门TG4关断。

假如CLK＝1，则第一门控电路2-1的上拉网络导通CKMB＝1，CKM＝0，第二门控电路2-2的下拉网络导通CKSB＝0，CKS＝1，传输门TG1关断，传输门TG2导通，传输门TG3导通，传输门TG4关断。由此可以得出，当输入与输出信号在某段时间里始终保持相等，则不管时钟信号CLK怎样变化，主触发器的传输门TG1始终关断，D触发器电路1不工作。

如果D≠Q，即D触发器电路1的输入不等于输出时，假如CLK＝0，则第一门控电路2-1的上拉网络导通CKMB＝1，CKM＝0，第二门控电路2-2的上拉网络导通CKSB＝1，CKS＝0，传输门TG1关断，输入数据无法通过传输门传输。

假如CLK＝1，则第一门控电路2-1的下拉网络导通CKMB＝0，CKM＝1，第二门控电路2-2的下拉网络导通CKSB＝0，CKS＝1，传输门TG1导通，D触发器电路1开始在主触发器和从触发器之间采集信号，但是由于这个时刻的传输门TG3是关断的，输出信号只能保持在主触发器和从触发器之间的信号采集点，输出无变化。等到下一个时钟信号CLK跳变，即CLK＝0时，传输门TG3导通，保存在D触发器电路1信号采集点的数据才会传输到输出端。

如图3所示为门控时钟复位主从型D触发器的仿真结果。时钟CLK的周期为3s，输入信号D的周期为20s，复位信号rb的周期为72s。

t1时刻，rb＝1，D＝Q，此时时钟信号CLK无论等于0或者1，CKMB都等于1，CKSB都等于0。t1至t2时钟，D≠Q，CLK＝0，对应的CKMB＝1，CKSB＝1。t2时刻，D≠Q，由于时钟信号CLK上升沿的到来，使得输出信号Q＝D，CKMB＝1，CKSB＝0。t3至t4时刻，同样也是因D≠Q，CLK由高电平1跳转到低电平0，CLK＝1时，CKMB＝0，CKSB＝0，CLK＝0时，CKMB＝1，CKSB＝1。t4时刻，D≠Q，CLK上升沿到来，输出信号Q＝D。T5时刻，rb起主导作用，rb＝0，输出Q＝0，并且不受信号D和CLK的影响。

输出信号QB始终为信号Q的反(两者为逻辑非关系)，CKM等于CKMB的反，CKS等于CKSB的反，仿真结果与电路原理相对应，所以，功能正确。

从仿真波形图可以看出，输入波形中D＝Q的时间约占90％，D≠Q的时间只占约10％，则基于门控时钟技术的复位主从D触发器的开关活动因子α＝8*0.9+32*0.1＝10.4，而在相同输入信号条件下，普通的复位主从D触发器的开关活动α＝20*0.9+20*0.1＝20，由此可见，基于门控时钟技术的复位主从D触发器功耗仅为普通复位主从D触发器的约50％，达到了低功耗的设计要求。