慢计时模块的制作方法

本实用新型属于电子领域，尤其涉及一种慢计时模块。

背景技术：

现有的慢速计时，都是通过芯片内部产生电流对外置电容充电，并根据充电后的电容电压与参考电压进行比较来定时。如图1所示，是一种传统的慢速计时实现方案，它是通过vdd上稳压电容，在掉电时刻保持一定的供电时间t1，在t1时间内，内置偏置产生偏置电流，对外置电容进行充电，充电后的电容电压与参考电压进行比较，输出计时信号。因为ac供电会有低于负载led的电压的供电过程(时间)，因此通过第101电容101来维持芯片的工作，芯片通过偏置电流产生电路105给第102电容102充电(或者放电)，通过t＝c*u/i,来计量时间，这样，原有计时系统需要两个外部电容，其中vcc电源电容要求较大的容值，以便在大于计时判断的时间内维持电源供电。

外置电容经过几轮价格调整，越来越贵，且占据pcb面积，因此对芯片解决方案的实施带来需求。

技术实现要素：

本实用新型的目的在于提出一种慢计时模块，将外部电容移动到芯片内部，集成成芯片，提高了芯片的集成度。

本实用新型的技术实施方案是：慢计时模块，慢计时模块，其特征在于：包括电源维持模块、开关电路、漏电电路、计时电容和比较器，所述电源维持续模块控制端与开关电路的控制端相连，所述开关电路的输出端与计时电容一端相连，所述计时电容的另一端接地，所述漏电电路与计时电容相关联，所述计时电容的一端还与比较器的比较输入端相连。

基于上述目的，本实用新型的进一步改进方案是：所述电源维持模块包括内部电源模块和计时电容充电逻辑电路，所述内部电源模块的输出端接至开关电路的电源输入端和计时电容充电逻辑电路的输入端，所述计时电容充电逻辑电路的输出端接至开关电路的控制端。

基于上述目的，本实用新型的进一步改进方案是：还包括升压电路，所述升压电路接至计时电容充电逻辑电路的输入端，所述升压电路的输出端接至开关电路的控制端。

基于上述目的，本实用新型的进一步改进方案是：所述的开关电路包括第一增强型n沟道绝缘栅型场效应管和第一电阻，所述第一电阻的一端接内部电源模块的输出端，所述第一电阻的另一端与第一增强型n沟道绝缘栅型场效应管的栅极相连，所述第一增强型n沟道绝缘栅型场效应管的漏极和体电极与内部电源模块的输出端相连，所述第一增强型n沟道绝缘栅型场效应管的源极作为开关电路的输出端。

基于上述目的，本实用新型的进一步改进方案是：所述漏电电路包括第二增强型n沟道绝缘栅型场效应管，所述第二增强型n沟道绝缘栅型场效应管的漏极作为漏电电路的一端，所述第二增强型n沟道绝缘栅型场效应管的栅极、体电极和源极相连，并作为所述漏电电路的另一端。

基于上述目的，本实用新型的进一步改进方案是：所述的开关电路包括第一增强型p沟道绝缘栅型场效应管，所述第一增强型p沟道绝缘栅型场效应管的漏极与内部电源模块的输出端相连，体电极与第一p沟道绝缘栅型场效应管的源极相连，作为开关电路的输出端，所述第一增强型p沟道绝缘栅型场效应管的栅极接至计时电容充电逻辑电路的输出端。

基于上述目的，本实用新型的进一步改进方案是：还包括维持电容，所述维持电容与电源维持电路相连，用于在掉电的情况下给电路提供维持电流。

基于上述目的，本实用新型的进一步改进方案是：还包括抗干扰保持隔离模块，所述的计时电容的一端与抗干扰保持隔离模块的输入端相连，所述抗干扰保持隔离模块的输出端与比较器相连。

有益效果

本实用新型由于将外部电容移动到芯片内部，集成成芯片，提高了芯片的集成度，紧凑性好，可靠性好，节约能源，器件少，节约了pin脚的个数。

附图说明：

图1是现有技术慢计时模块的电路框图；

图2为本实用新型实施例一、二慢计时模块电路原理图；

图3为本实用新型实施例二慢计时模块电路原理图；

图4为电源维持模块的电路方框图；

图5为本实用新型应用于led灯的led灯控制电路框图；

图6为本实用新型慢计时模块应用于led灯控制电路的各点电压波形图。

具体实施方式：

为了使本实用新型的目的、技术方案的原理及优点更加清晰，以下结合附图及具体实施方案，对本实用新型进行进一步详细说明。在本实施方式中，所描述的具体实施方案仅仅用以解释本实用新型，并不用于限定本实用新型。

实施例一

如图2所示，慢计时模块，包括电源维持模块、开关电路、漏电电路、计时电容和比较器，电源维持续模块控制端与开关电路的控制端相连，开关电路的输出端与计时电容一端相连，计时电容的另一端接地，所述漏电电路与计时电容相关联，所述计时电容的一端还与比较器的比较输入端相连。

实施例二

如图2所示，慢计时模块，包括电源维持模块、开关电路、漏电电路、计时电容和比较器，电源维持模块包括内部电源模块、计时电容充电逻辑电路和升压电路，所述内部电源模块的输出端接至开关电路的电源输入端和计时电容充电逻辑电路的输入端，计时电容充电逻辑电路的输出端接至升压电路的控制端，升压电路的输出端接至开关电路的控制端。所述的开关电路包括第一增强型n沟道绝缘栅型场效应管和第一电阻，所述第一电阻的一端接内部电源模块的输出端，第一电阻的另一端与第一增强型n沟道绝缘栅型场效应管的栅极相连，第一增强型n沟道绝缘栅型场效应管的漏极和体电极与内部电源模块的输出端相连，第一增强型n沟道绝缘栅型场效应管的源极作为开关电路的输出端。所述漏电电路包括第二增强型n沟道绝缘栅型场效应管，所述第二增强型n沟道绝缘栅型场效应管的漏极作为漏电电路的一端，所述第二增强型n沟道绝缘栅型场效应管的栅极、体电极和源极相连，并作为漏电电路的另一端。

升压电路(驱动)并不是必须的模块，没有它的缺点是，如果没有它，则ctime升高的电压受到限制(最高升高到5v减去q6的阈值电压)，所以要让ctime上的电荷维持相同的时间，需要更大的ctime电容(由于q(存储的电荷)＝c(电容值)*u(电容上的电压)。

这个电路是这样工作的：

vin(vac)变高到5v时，内部电源模块工作，输出内部模块电压为5v，内部参考电压建立(vref)，然后抗干扰保持隔离模块比较ctime上的电压和vref传递给比较器，比较器比较这两个电压，输出计时判断。计时判断的意思是，如果计时判断为1，表示此时是快速开关按键，需要调光；如果计时判断为0，表示6秒内没有开关过，因此是新开关，按照默认亮度或色温点亮led。完成此一判断，升压电路boost启动，第一增强型n沟道绝缘栅型场效应管(即q6)的drain端为5v，q6的gate端为vdd+5v。q6导通，并充电给ctime。

当vin(vac)变低时，内部电源要晚于计时电容充电逻辑变低(这是由于电容c的电源维持作用)，计时电容充电逻辑变低的结果是q6的drain端变成0电位，但由于q6是buck(body)端接drain端，因此source端(n型)不会流电流到drain端和buck(body)端。由q6经漏电电路第二增强型n沟道绝缘栅型场效应管(q7)慢慢放电。

升压(驱动)电路的作用，由于驱动n管，因此希望q6导通时，能让q6的drain端和source端电压相等，而这就需要q6的gate端电压比source端和drain端电压高5v，而内部电源最高就是5v，因此需要升压电路把这个电压抬上去。

如图4所示，还包括维持电容，所述维持电容与电源维持电路相连，用于在掉电的情况下给电路提供维持电流。是由于电源维持模块可实现的方法很多，比如直接用启动模块生成粗略的内部电压，这样就节省了放大器和第一开关管q1和电阻组成的vddregulator(内部电源产生模块)。

实施例二

如图3所示，与实施例一不同之处在于：所述的开关电路包括第一增强型p沟道绝缘栅型场效应管，第一增强型p沟道绝缘栅型场效应管的漏极与内部电源模块的输出端相连，体电极与第一p沟道绝缘栅型场效应管的源极相连，作为开关电路的输出端，第一增强型p沟道绝缘栅型场效应管的栅极接至计时电容充电逻辑电路的输出端。

图3是另一种实施示例，其比图2的实施示例更为简化。其工作过程如下：vin(vac)变高到5v时，内部电源模块工作，输出内部模块电压为5v，内部参考电压建立(vref)，然后抗干扰保持隔离模块比较ctime上的电压和vref传递给比较器，比较器比较这两个电压，输出计时判断。计时判断的意思是，如果计时判断为1，表示此时是快速开关按键，需要调光；如果计时判断为0，表示6秒内没有开关过，因此是新开关，按照默认亮度或色温点亮led。此一判断完成后，计时电容充电逻辑输出第一增强型p沟道绝缘栅型场效应管(即q4)source端为5v，q4gate端为0v，即q4导通，ctime被充电到内部电源电位(5v)。当vin(vac)变低时，内部电源要晚于计时电容充电逻辑变低(这是由于电容c的电源维持作用)，计时电容充电逻辑变低的结果是q4的source端变成0电位，但由于q4是buck(body)端接drain端，因此drain端和body端(n型)不会流电流到source端。ctime通过第二增强型n沟道绝缘栅型场效应管(即q5)和q4的漏电流放电。

实施例三

本实用新型可应用于led线性驱动的设计中。led线性驱动是指在交流220v市电工作过程中，保持led恒流。其实现如图5所示，led线性驱动电路包括慢计时模块、驱动电路、设置电流模块和控制模块ac整流电路和led灯。如图6所示，为ac整流电路的波形图、led灯驱动电路的波形图，还有计时电容输出端电压的波形图。基于图5和图2和图3，可以得到如下工作过程：当vin不在谷底时，芯片先经过启动点，然后判断ctime上的电压，如果ctime电压高于vref1的电压，同时ctime的电压高于vref2，则认为vin没有关闭过，led的亮度不做改变，如果ctime电压高于vref1的电压，同时ctime的电压低于vref2则认为这是一个间隔时间内的上电过程，芯片调整led的亮度为第二设定值，如果ctime的电压低于vref1，同时低于vref2，则认为这是一个重新上电的过程，因此芯片设定led的亮度为默认第一设定值，判断结束后，让第四开关管导通，ctime充电至电源维持电压，当在vin谷底时，第四开关管关闭，ctime通过第五漏电管的漏电流放电。当vin不在谷底时重复刚才的上电判断过程。

我们希望用很小的电流实现5s计时器内置的动作。由此开关可以控制led的亮度，色温等等功能。实现是，当开关关闭5s以上时，开关打开，芯片按照默认状态驱动led。当开关关闭5s以内，开关打开，芯片进入逻辑状态，每操作一次，进入一级逻辑状态。

例如：开关5s内关开一次→状态1-->开关5s内关开一次→状态2→开关5s内关开一次→状态3→开关5s内关开一次→回到状态1。