一种基于三模冗余的抗辐射数据选择器电路的制作方法

本实用新型涉及抗辐射电路的设计，具体是涉及一种基于三模冗余的抗辐射数据选择器电路。

背景技术：

航空航天领域的电路芯片在确保抗辐照能力的前提下，对性能的要求越来越高。为了获得更快的芯片速度，一般采用特征尺寸更小，更加先进工艺来生产芯片，这也会使辐射对芯片功能的影响更大。

辐射对数字电路的主要影响体现为单粒子效应(singleeventeffect,see)和总剂量效应(totalionizingdose,tid),在辐射环境下，mos集成电路芯片被高能的带电粒子轰击。当带电粒子轰击到原本截止的mos管漏区时，由于高能带电粒子的能量传递，短时间内会将轰击区域内大量的载流子由价带激发至导带，成为自由载流子，从而使原本截止的mos管导通，进而改变器件的输出电平。由于高能粒子产生的载流子随时间推移会很快复合或泄放并回到轰击前的自由载流子浓度状态，因此被击中的mos管会有一个从截止到导通到再截止的过程，反映在mos管输出上，就会产生一个正脉冲或负脉冲的波形。这种瞬态的脉冲效应称作单粒子瞬态。对于组合逻辑电路来说，单粒子瞬态效应会影响电路的输出。而随着特征尺寸的进一步缩小，单粒子效应对电路的影响越来越大。因此对辐射环境下工作的mos集成电路进行加固显得非常有必要。

技术实现要素：

本实用新型的目的在于提供一种基于三模冗余的抗辐射数据选择器电路，该抗辐射数据选择器电路克服了现有技术的不足，使用三模冗余技术进行加固，进一步减少了面积，提高了性能，实现数据选择功能，同时具有较强的抗辐射能力。

为达到上述目的，本实用新型解决其技术问题所采用的技术方案是：一种基于三模冗余的抗辐射数据选择器电路，其特征在于：所述抗辐射数据选择器电路包括反相器电路、数据选择器电路和表决电路；

所述反相器电路是由pmos管pm1和nmos管nm1构成；所述pm1和nm1构成一个反相器，所述pm1的源极和电源相接，其漏极与nm1的漏极连接，nm1的源极接地，所述pm1和nm1的栅极均与选择信号s相接，所述pm1和nm1的漏极输出信号ns，所述输出信号ns与选择信号s反相；

所述数据选择器电路包括第一数据选择器电路、第二数据选择器电路和第三数据选择器电路；

所述第一数据选择器电路是由pmos管pm2和pm3、nmos管nm2和nm3以及第一传输门tm1和第二传输门tm2构成；所述pm2和nm2、pm3和nm3分别构成一个反相器，所述pm2、pm3的源极均和电源相接，pm2的漏极与nm2的漏极连接，pm3的漏极与nm3的漏极连接，nm2和nm3的源极均接地；所述pm2和nm2的栅极均与输入信号b相接，所述pm2和nm2的漏极端输出信号nb1，且与第一传输门tm1的左侧信号输入端连接，所述输出信号nb1与输入信号b反相；所述pm3和nm3的栅极均与输入信号a相接，所述pm3和nm3的漏极输出信号na1，且与第二传输门tm2的左侧信号输入端连接，所述输出信号na1与输入信号a反相；所述第一传输门tm1和第二传输门tm2的右侧信号输出端相连，输出信号ny1；所述第一传输门tm1的同相控制端与第二传输门tm2的反相控制端相连后与pm1和nm1的漏极相接；

所述第二数据选择器电路是由pmos管pm4和pm5、nmos管nm4和nm5以及第三传输门tm3和第四传输门tm4构成；所述pm4和nm4、pm5和nm5分别构成一个反相器，所述pm4、pm5的源极均和电源相接，pm4的漏极与nm4的漏极连接，pm5的漏极与nm5的漏极连接，nm4和nm5的源极均接地；所述pm4和nm4的栅极均与输入信号b相接，所述pm4和nm4的漏极端输出信号nb2，且与第三传输门tm3的左侧信号输入端连接，所述输出信号nb2与输入信号b反相；所述pm5和nm5的栅极均与输入信号a相接，所述pm5和nm5的漏极输出信号na2，且与第四传输门tm4的左侧信号输入端连接，所述输出信号na2与输入信号a反相；所述第三传输门tm3和第四传输门tm4的右侧信号输出端相连，输出信号ny2；所述第三传输门tm3的反相控制端与第二传输门tm2的同相控制端相连后与选择信号s连接，所述第三传输门tm3的同相控制端与第四传输门tm4的反相控制端相连后与pm1和nm1的漏极相接；

所述第三数据选择器电路是由pmos管pm6和pm7、nmos管nm6和nm7以及第五传输门tm5和第六传输门tm6构成；所述pm6和nm6、pm7和nm7分别构成一个反相器，所述pm6、pm7的源极均和电源相接，pm6的漏极与nm6的漏极连接，pm7的漏极与nm7的漏极连接，nm6和nm7的源极均接地；所述pm6和nm6的栅极均与输入信号b相接，所述pm6和nm6的漏极端输出信号nb3，且与第五传输门tm5的左侧信号输入端连接，所述输出信号nb3与输入信号b反相；所述pm7和nm7的栅极均与输入信号a相接，所述pm7和nm7的漏极输出信号na3，且与第六传输门tm6的左侧信号输入端连接，所述输出信号na3与输入信号a反相；所述第五传输门tm5和第六传输门tm6的右侧信号输出端相连，输出信号ny3；所述第五传输门tm5的反相控制端与第四传输门tm4的同相控制端相连后与选择信号s连接，所述第五传输门tm5的同相控制端与第六传输门tm6的反相控制端相连后与pm1和nm1的漏极相接；所述第六传输门tm6的同相控制端与第一传输门tm1的反相控制端相连后与选择信号s连接；

所述表决电路是由pmos管pm8、pm9、pm10、pm11、pm12、pm13和nmos管nm8、nm9、nm10、nm11、nm12、nm13构成一个反相输出的表决电路，其输入信号为ny1、ny2和ny3，输出信号为y；所述pm8的源极外接电源，其漏极与pm9的源极相接，所述pm9的漏极与nm9的漏极连接，nm9的源极与nm8的漏极连接，nm8的源极接地；所述pm8和nm8的栅极与信号ny1的输出端连接，输入信号ny1，pm9和nm9的栅极与信号ny2的输出端连接，输入信号ny2；所述pm10的源极外接电源，其漏极与pm11的源极相接，所述pm11的漏极与nm11的漏极连接；nm11的源极与nm10的漏极连接，nm10的源极接地；所述pm10和nm10的栅极与信号ny3的输出端连接，输入信号ny3，pm11和nm11的栅极与信号ny1的输出端连接，输入信号ny1；所述pm12的源极外接电源，其漏极与pm13的源极相接，所述pm13的漏极与nm13的漏极连接，nm13的源极与nm12的漏极连接，nm12的源极接地；所述pm12和nm12的栅极与信号ny2的输出端连接，输入信号ny2；pm13和nm13的栅极与信号ny3的输出端连接，输入信号ny3；所述pm9、nm9、pm11、nm11、pm13和nm13的漏极均相连，并输出信号y。

在上述技术方案中，pm1和nm1、pm2和nm2、pm3和nm3、pm4和nm4、pm5和nm5、pm6和nm6、pm7和nm7均构成一个反相器，其输入信号分别为s、b、a，输出信号分别ns、nb1、na1、nb2、na2、nb3和na3，其输出信号为输入信号的反相，信号ns、nb1、na1、nb2、na2、nb3和na3，分别输入到tm1、tm2、tm3、tm4、tm5和tm6六个传输门。传输门tm1和传输门tm2组合在一起，当选择信号s为低电平时，tm1导通，tm2断开，信号nb1经第一传输门tm1输出信号ny1，当选择信号s为高电平时，tm1断开，tm2导通，信号na1经第二传输门tm2输出信号ny1。传输门tm3和传输门tm4组合在一起，当选择信号s为低电平时，tm3导通，tm4断开，nb2经第三传输门tm3输出信号ny2，当选择信号s为高电平时，tm3断开，tm4导通，na2经第四传输门tm4输出信号ny2。传输门tm5和传输门tm6组合在一起，当选择信号s为低电平时，tm5导通，tm6断开，nb3经第五传输门tm5输出信号ny3，当选择信号s为高电平时，tm5断开，tm6导通，na3经第六传输门tm6输出信号ny3。本实用新型的pm8、pm9、pm10、pm11、pm12、pm13、nm8、nm9、nm10、nm11、nm12和nm13一起构成了一个反相输出的表决电路，当电路没有受到单粒子效应作用时，ny1、ny2和ny3同相，该表决电路相当于一个反相器，当选择信号s为高电平时，输出y为a，当选择信号s为低电平时，输出y为b。当电路受到单粒子瞬态作用，导致信号ny1，ny2和ny3中的一个发生改变，同时另外两个信号不发生变化时，反相输出的表决电路可以得到正确的输出信号y。本实用新型克服了现有技术的不足，使用三模冗余技术进行加固，进一步减少了面积，提高了性能，实现数据选择功能，同时具有较强的抗辐射能力。

附图说明

图1是本实用新型一种基于三模冗余的抗辐射数据选择器电路的线路图。

具体实施方式

下面结合附图和实施例对本实用新型一种基于三模冗余的抗辐射数据选择器电路作进一步详细说明。构成本申请的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。

由图1可见，本实施例的一种基于三模冗余的抗辐射数据选择器电路包括反相器电路、数据选择器电路和表决电路。

本实施例的反相器电路是由pmos管pm1和nmos管nm1构成；所述pm1和nm1构成一个反相器，所述pm1的源极和电源相接，其漏极与nm1的漏极连接，nm1的源极接地，所述pm1和nm1的栅极均与选择信号s相接，所述pm1和nm1的漏极输出信号ns，所述输出信号ns与选择信号s反相。

本实施例的数据选择器电路包括第一数据选择器电路、第二数据选择器电路和第三数据选择器电路。

本实施例的第一数据选择器电路是由pmos管pm2和pm3、nmos管nm2和nm3以及第一传输门tm1和第二传输门tm2构成；所述pm2和nm2、pm3和nm3分别构成一个反相器，所述pm2、pm3的源极均和电源相接，pm2的漏极与nm2的漏极连接，pm3的漏极与nm3的漏极连接，nm2和nm3的源极均接地；所述pm2和nm2的栅极均与输入信号b相接，所述pm2和nm2的漏极端输出信号nb1，且与第一传输门tm1的左侧信号输入端连接，所述输出信号nb1与输入信号b反相；所述pm3和nm3的栅极均与输入信号a相接，所述pm3和nm3的漏极输出信号na1，且与第二传输门tm2的左侧信号输入端连接，所述输出信号na1与输入信号a反相；所述第一传输门tm1和第二传输门tm2的右侧信号输出端相连，输出信号ny1；所述第一传输门tm1的同相控制端与第二传输门tm2的反相控制端相连后与pm1和nm1的漏极相接。

本实施例的第二数据选择器电路是由pmos管pm4和pm5、nmos管nm4和nm5以及第三传输门tm3和第四传输门tm4构成；所述pm4和nm4、pm5和nm5分别构成一个反相器，所述pm4、pm5的源极均和电源相接，pm4的漏极与nm4的漏极连接，pm5的漏极与nm5的漏极连接，nm4和nm5的源极均接地；所述pm4和nm4的栅极均与输入信号b相接，所述pm4和nm4的漏极端输出信号nb2，且与第三传输门tm3的左侧信号输入端连接，所述输出信号nb2与输入信号b反相；所述pm5和nm5的栅极均与输入信号a相接，所述pm5和nm5的漏极输出信号na2，且与第四传输门tm4的左侧信号输入端连接，所述输出信号na2与输入信号a反相；所述第三传输门tm3和第四传输门tm4的右侧信号输出端相连，输出信号ny2；所述第三传输门tm3的反相控制端与第二传输门tm2的同相控制端相连后与选择信号s连接，所述第三传输门tm3的同相控制端与第四传输门tm4的反相控制端相连后与pm1和nm1的漏极相接。

本实施例的第三数据选择器电路是由pmos管pm6和pm7、nmos管nm6和nm7以及第五传输门tm5和第六传输门tm6构成；所述pm6和nm6、pm7和nm7分别构成一个反相器，所述pm6、pm7的源极均和电源相接，pm6的漏极与nm6的漏极连接，pm7的漏极与nm7的漏极连接，nm6和nm7的源极均接地；所述pm6和nm6的栅极均与输入信号b相接，所述pm6和nm6的漏极端输出信号nb3，且与第五传输门tm5的左侧信号输入端连接，所述输出信号nb3与输入信号b反相；所述pm7和nm7的栅极均与输入信号a相接，所述pm7和nm7的漏极输出信号na3，且与第六传输门tm6的左侧信号输入端连接，所述输出信号na3与输入信号a反相；所述第五传输门tm5和第六传输门tm6的右侧信号输出端相连，输出信号ny3；所述第五传输门tm5的反相控制端与第四传输门tm4的同相控制端相连后与选择信号s连接，所述第五传输门tm5的同相控制端与第六传输门tm6的反相控制端相连后与pm1和nm1的漏极相接；所述第六传输门tm6的同相控制端与第一传输门tm1的反相控制端相连后与选择信号s连接。

本实施例的表决电路是由pmos管pm8、pm9、pm10、pm11、pm12、pm13和nmos管nm8、nm9、nm10、nm11、nm12、nm13构成一个反相输出的表决电路，其输入信号为ny1、ny2和ny3，输出信号为y；所述pm8的源极外接电源，其漏极与pm9的源极相接，所述pm9的漏极与nm9的漏极连接，nm9的源极与nm8的漏极连接，nm8的源极接地；所述pm8和nm8的栅极与信号ny1的输出端连接，输入信号ny1，pm9和nm9的栅极与信号ny2的输出端连接，输入信号ny2；所述pm10的源极外接电源，其漏极与pm11的源极相接，所述pm11的漏极与nm11的漏极连接；nm11的源极与nm10的漏极连接，nm10的源极接地；所述pm10和nm10的栅极与信号ny3的输出端连接，输入信号ny3，pm11和nm11的栅极与信号ny1的输出端连接，输入信号ny1；所述pm12的源极外接电源，其漏极与pm13的源极相接，所述pm13的漏极与nm13的漏极连接，nm13的源极与nm12的漏极连接，nm12的源极接地；所述pm12和nm12的栅极与信号ny2的输出端连接，输入信号ny2；pm13和nm13的栅极与信号ny3的输出端连接，输入信号ny3；所述pm9、nm9、pm11、nm11、pm13和nm13的漏极均相连，并输出信号y。

在本实施例中，pm1和nm1、pm2和nm2、pm3和nm3、pm4和nm4、pm5和nm5、pm6和nm6、pm7和nm7均构成一个反相器，其输入信号分别为s、b、a，输出信号分别ns、nb1、na1、nb2、na2、nb3和na3。pm1和nm1构成一个反相器，其输出信号ns与选择信号s反相。

本实施例中，pm2和nm2构成一个反相器，其输出信号nb1为输入信号b的反相。pm3和nm3构成一个反相器，其输出信号na1为输入信号a的反相。pm4和nm4构成一个反相器，其输出信号nb2为输入信号b的反相。pm5和nm5构成一个反相器，其输出信号na2输入信号a的反相。pm6和nm6构成一个反相器，其输出信号nb3为输入信号b的反相。pm7和nm7构成一个反相器，其输出信号na3为输入信号a的反相。

本实施例中，信号ns、nb1、na1、nb2、na2、nb3和na3，分别输入到tm1、tm2、tm3、tm4、tm5和tm6六个传输门。传输门tm1和传输门tm2组合在一起，当选择信号s为低电平时，tm1导通，tm2断开，信号nb1经第一传输门tm1输出信号ny1，当选择信号s为高电平时，tm1断开，tm2导通，信号na1经第二传输门tm2输出信号ny1。传输门tm3和传输门tm4组合在一起，当选择信号s为低电平时，tm3导通，tm4断开，nb2经第三传输门tm3输出信号ny2，当选择信号s为高电平时，tm3断开，tm4导通，na2经第四传输门tm4输出信号ny2。传输门tm5和传输门tm6组合在一起，当选择信号s为低电平时，tm5导通，tm6断开，nb3经第五传输门tm5输出信号ny3，当选择信号s为高电平时，tm5断开，tm6导通，na3经第六传输门tm6输出信号ny3。

本实施例中，pm8、pm9、pm10、pm11、pm12、pm13、nm8、nm9、nm10、nm11、nm12和nm13一起构成了一个反相输出的表决电路，当电路没有受到单粒子效应作用时，ny1、ny2和ny3同相，该表决电路相当于一个反相器，当选择信号s为高电平时，输出y为a，当选择信号s为低电平时，输出y为b。当电路受到单粒子瞬态作用，导致信号ny1，ny2和ny3中的一个发生改变，同时另外两个信号不发生变化时，反相输出的表决电路可以得到正确的输出信号y。

本实施例使用三模冗余技术进行加固，进一步减少了面积，提高了性能，实现数据选择功能，同时具有较强的抗辐射能力。

以上所述，仅是本实用新型的实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效方法的变化，均仍属于本实用新型技术方案的保护范围内。